SU809138A1 - Система обмена - Google Patents

Система обмена Download PDF

Info

Publication number
SU809138A1
SU809138A1 SU782668379A SU2668379A SU809138A1 SU 809138 A1 SU809138 A1 SU 809138A1 SU 782668379 A SU782668379 A SU 782668379A SU 2668379 A SU2668379 A SU 2668379A SU 809138 A1 SU809138 A1 SU 809138A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
subchannel
unit
Prior art date
Application number
SU782668379A
Other languages
English (en)
Inventor
Яков Васильевич Братюк
Владимир Андреевич Исаенко
Вадим Анатольевич Калиничев
Владимир Моисеевич Тафель
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU782668379A priority Critical patent/SU809138A1/ru
Application granted granted Critical
Publication of SU809138A1 publication Critical patent/SU809138A1/ru

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

(54) СИСТЕМА ОБМЕНА
1
Изобретение относитс  к цифровой вычислительной технике и может использоватьс  дл  ввода-вывода информации в цифровых вычислительных машинах (ЦВМ).
Известны системы обмена, представл ющие собой мультиплексные каналы с селекторными подканалами 1.
Наиболее близкой к предлагаемой  вл етс  система обмена 2, представл юща  собой мультиплексный канал, содержащий селекторные подканалы, каждый из которых состоит из блока сопр жени  с внещними устройствами, регистра подканала, двух регистров информации, блок формировани  адреса внещнего устройства, мультиплексный подканал, который состоит из блока сопр жени  с внещними устройствами , регистра подканала, регистра информации , блок сопр жени  с центральной оперативной пам тью, блок сопр жени  с центральным процессором, общий регистр информации , регистр управлени , основной регистр подканала, блок модификации, блок основной пам ти, блок пам ти адресов, блок определени  адреса свободной зоны основной пам ти, регистр неисправности, блок
выдачи команд, блок подсчета количества зан тых зон основной пам ти.
Недостатком известных устройств  вл етс  снижение скорости передачи данных через систему ввода-вывода из-за недостаточной автономности подканалов. Так, подсчет переданных байтов производитс  общим оборудованием системы, в мультиплексном подканале отсутствуют средства буферизации данных и хранени  управл ющей информации и он прерывает работу системы обмена при каждом выходе на св зь и отключении внещнего устройства. Кроме того, в известном устройстве затруднен контроль работоспособности и локализаци  места неисправности.
Существующие в известных устройствах средства диагностики не позвол ют проверить отдельно работоспособность главного канала, что снижает разрещающую способность диагностических программ. Контроль работоспособности и диагностика неисправностей производитс  только в тестовом режиме при откл1бченных внещних устройствах, что не позвол ет производить контроль параллельно с рещением основных задач. Цель изобретени  - иовышение скорости передачи информации, повышение разрешающей способности при диагностике и расширение функциональных возможностей контрол  системы в ходе выполнени  программ. Поставленна  цель достигаетс  тем, что в систему, содержащую группу селекторных подканалов, каждый из которых содержит блок сопр жени , регистр ввода-вывода и регистр подканала, выходы регистра ввода вывода и регистра подканала соединены с первым входом блока сопр жени , выход которого соединен с первым входом регистра ввода-вывода, входы-выходы блоков сопр жени  группы селекторных подканалов  вл ютс  группой входов-выходов системы, мультиплексный канал, содержащий регистр подканала, регистр ввода-вывода и блок сопр жени , выход которого соединен с первым входом регистра подканала, вход-выход блока сопр жени  мультиплексного канала  вл етс  входом-выходом системы, главный канал, содержащий блок управлени , блок пам ти, регистр информации, основной регистр подканала, регистр управлени , блок модификации адреса, блок сопр жени  с пам тью и блок сопр жени  с процессором , первый выход которого соединен с первым входом блока управлени  и первым входом регистра управлени , выход которого соединен со входом блока модификации адреса , первым входом блока пам ти и первым входом блока сопр жени  с пам тью, первый выход которого соединен с первым входом регистра информации, выход которого объединен с выходом основного регистра подканала и соединен со вторым входом блока сопр жени  с пам тью, вторыми входами регистров ввода-вывода селекторных подканалов, первым входом регистра ввода-вывода мультиплексного канала, вторым входом регистра управлени , первым входом основного регистра подканала, первым входом блока сопр жени  с процессором , вторым входом блока пам ти и вторым входом блока управлени , первый выход которого подключен ко второму входу основного регистра подканала, выход блока пам ти соединен со вторым входом регистра информации и третьим входом регистра управлени , четвертый вход которого подключен к выходу блока модификации адреса, выход регистра ввода-вывода мультиплексного подканала подключен к первому входу регистра подканала каждого из селекторных подканалов и третьему входу регистра информации , второй и третий выходы блока сопр жени  с пам тью  вл ютс  соответственно первым и вторым выходами системы и третий вход блока сопр жени  с пам тью  вл етс  первым входом системы, второй и третий входы блока сопр жени  с процессором  вл ютс  соответственно вторым и третьим выходами системы, а второй выход блока сопр жени  с процессором  вл етс  третьим выходом системы, в нее введены в дополнительные селекторные и мультиплексный подканалы формирователь сигнала конца отмена и. блок сопр жен  с главным каналом, а в мультиплексный канал дополнительно введен блок пам ти подканала, выход которого соединен с первым входом блока сопр жени , вторым входом регистра ввода-вывода и вторым входом регистра подканала, выход которого соединен с первым входом блока пам ти подканала, первым входом блока сопр жени  с главным каналом и входом формировател  сигнала конца обмена, выход которого соединен со вторым входом блока сопр жени , выход которого соединен со вторым входом блока пам ти подканала, третий вход которого соединен с выходом регистра ввода-вывода, первый выход блока сопр жени  с главным каналом соединен с третьим входом регистра подканала, в каждом из селекторных подканалов выход регистра подканала соединен с первым входом блока сопр жени  с главным каналом и входом формировател  сигналов конца обмена, выход которого подключен ко второму входу блока сопр жени , выход которого соединен со вторым входом регистра подканала, первый вход которого подключен к выходу регистра подканала, первый вход которого подключен к выходу регистра ввода-вывода, а третий вход регистра подканала соединен с первым выходом блока сопр жени  с главным каналом. При этом вторые выходы блоков сопр жени  с главным каналом мультиплексного и селекторных подканалов соединены с третьим входом блока управлени , второй выход которого соединен со вторыми входами всех блоков св зи с главным каналом, а выход регистра управлени  соединен с третьими входами всех блоков св зи с главным каналом. Формирователь имитирующих сигналов, входы-выходы которого соединены с выходами-входами блоков сопр жени  соответствующих селекторных подканалов, а входвыход формировател  имитирующих сигналов соединен с выходо.-входом блока сопр жени , мультиплексного подканала, выход формировател  имитирующих сигналов соединен с четвертыми .входами всех блоков сопр жени  с главным, каналом, п тые входы которых подключены к третьему выходу блока сопр жени  с процессором. На чертеже приведена структурна  схема системы обмена. Схема содержит формирователь 1 имитирующих сигналов, селекторные подканалы 2, каждый из которых состоит из блока 3 сопр жени  (с внешними устройствами), формировател  4 сигнала конца обмена, регистра 5 подканала, регистра 6 ввода-вывода , блока 7 сопр жени  с главным каналом, мультиплексный подканал 8, который состоит из блока 3 сопр жени  (с внешними устройствами ), формировател  4 сигнала конца обмена, регистра 5 подканала, регистра 6 ввода-вывода, блока 7 сопр жени  с главным каналом, блока 9 пам ти подканала, главного канала 10, который состоит из блока 11 управлени , блока 12 пам ти, регистра 13 информации, основного регистра 14 подканала, регистра 15 управлени , блока 16 модификации адреса, блока 17 сопр жени  с пам тью, блока 18 сопр жени  с процессором .
Подключение системы обмена в вычислительной системе осуществл етс  с помощью шин 19 интерфейса ввода-вывода (входы-выходы ), входных шин 20 (первый вход) и выходных шин 21 (первый выход) информации сопр жени  с пам тью, шины 22 (второй выход:) адреса  чейки пам ти, шины 23 (второй вход) режима работы процессора , шины 24 (третий вход) передачи кода инструкции и шины 25 (третий выход) выдачи прерываний   кода услови  процессору .
Система обмена реализует двусторонний обмен между пам тью ЦВМ и внешними устройствами и управл етс  инструкци ми ввода-вывода . Формат инструкции ввода-вывода имеет следующий вид.
КИНКАП
Здесь КИ - поле кода инструкции; НК - поле номера канала; АП - поле адреса начала программы обмена (номер  чейки центральной оперативной пам ти, в которой хранитс  первое управл ющее слово).
Формат первого управл ющего слова имеет вид.
НВУ КОПКБФЛ
Здесь НВУ - поле номера внешнего устройства; КОП - поле кода операции; КБ - поле количества байтов в последнем слове; ФЛ - поле флажков.
Второе управл ющее слово находитс  в  чейке АП + 1 .
Общее количество передаваемых байтов определ етс  значени ми пол  количества слов (КС) и пол  количества байтов в последнем слове (КБ). Формат слова обмена с пам тью может быть произвольным. В дальнейшем дл  упроцГени  описани  прин то, что формат слова равен четырем байтам (т.е. количество байтов в последнем слове кодируетс  двум  разр дами).
Система обмена работает следующим образом .
Инструкци  «Начать ввод-вывод поступает из процессора в блок 18, который выдает запрос на обслуживание в блок 11 управлени . Блок 11 устанавливает очередность обслуживани  запросов от подканалов и процессора и после завершени  обслуживани  очередного запроса принимает к- обслуживанию запрос процессора. При этом адрес первого управл ющего слова фиксируетс  в регистре 15 управлени  и по этому адресу первое управл ющее слово считываетс  через шины 20 и блок 17 на регистр 13 информации. Номер внешнего устройства . из регистре 13 переписываетс  на основной регистр 14 подканала и в дальнейшем определ ет адрес зоны блока 12 па.м ти, отведенной дл  хранени  управл ющей информации внешнего устройства. Признак операции (запись или считывание)
Q запо.минаетс  в регистре 15. Одновременно первое управл ющее слово отсылаетс  из регистра 13 в регистр 6 ввода-вывода соответствующего подканала. При этом из блока 11 в блок 7 сопр жени  с главным каналом соответствующего подканала посылаетs с  сигнал выдачи упразл ющего слова. Номер подканала определ етс  по номеру внешнего устройства в регистре 14. С этого момента подканал самосто тельно организует обмен с внешними устройствами, прерь ва  работу главного канала только дл  приема или передачи очередного слова. В это врем  главный канал производит считывание на регистр 13 через блок 17 второго управл ющего слова, которое затем переписываетс  на регистр 15, а затем - в блок 12 пам ти.
Пересчет адресов осуществл етс  блоком 16, модификации адреса. После этого главный канал готов к обмену информацией с подканалами.
После прие.ма управл ющего слова на регистр ввода-вывода в селекторном подканале это слово переписываетс  на регистр 5 подканала непосредственно, а в мультиплексном подканале оно сначала фиксируетс  в блоке 9 пам ти подканала по адресу, определ емо.му номером внешнего устройства в управл юшем слове, а затем считываетс  в регистр 5 подканала. Таким образом, управл юша  информаци  дл  внешнего устройства хранитс  как в блоке 12 пам ти, так и в блоке 9 пам ти подканала (дл  сео лекторных подканалов - в регистре подканала 5). При этом в блоке пам ти находитс  информаци , необходима  дл  организации пословного обмена между подканалами и центральной оперативной пам тью
J (признак операции, адрес обмена, количество слов), а в подканалах - информаци , необходима  дл  побайтного обмена с внешними устройствами (код операции, номер внешнего устройства, количество байтов в последнем слове, номер передаваемого байв та, флажки).
Подканал производит начальную выборку внешнего устройства по адресу, переданному внешнему устройству с регистра 5 через блок 3. При совпадении этого адреса с адресом, полученным от внешнего устройства , подканал выдает внешнему устройству код операции с регистра 5 через блок З. После нормального завершени  начальной выборки начинаетс  обмен данными.
При монопольном обмене (например в селекторных подканалах) обмен данными продолжаетс  без логического отключени  внешнего устройства от интерфейса. В мультиплексном режиме дальнейшее взаимодействие между мультиплексным подканалом и внешним устройством прерываетс  и возобновл етс  по требованию внешнего устройства , ноступаюш.ему в блок 3. При этом н отличие от известного устройства не требуетс  прерывани  работы главного канала. Выбрав адрес внешнего устройства, выставившего требование, блок 3 выдает этот адрес в регистр 5. По этому адресу производитс  считывание управл ющего слова из блока 9 в регистр 5. Далее данные как в мультиплексном , так и в селекторном подканале побайтно передаютс  между подканалом и внешним устройством,и пословно через блок 17 между пам тью и подканалом. Дл  побайтного обмена данными с внешними устройствами используетс  регистр 6 селекторного подканала (в мультиплексном подканале используетс  блок 9 пам ти). В блоке 9 дл  каждого внешнего устройства кроме Зоны хранени  унравл юш,ей информации выделена область длиной в одно слово дл  хранени  числовой информации, передаваемой через подканал.
В мультиплексном подканале при выполнении операции записи данные из пам ти через главный канал поступают на регистр 6, а оттуда - в соответствующую зону блока 9. Затем эта информаци  побайтно передаетс  через блок 3 и шины 19 внешнему устройству . При считывании данные, побайтно поступающие через блок 3 от внешнего устройства , занос тс  в блок 9. После приема от внешнего устройства четырех байтов эта информаци  считываетс  из блока 9 на регистр 6, а затем через регистр 13 и блок 17 передаетс  в пам ть.
В отличие от известного устройства главный канал освобожден от счета количества байтов и производит счет данных с точностью до слова. Подсчет количества байтов в пределах одного слова (по модулю 4) производитс  в каждом подканале счетчиком байтов , вход щим в состав регистра 5. Значение счетчика байтов определ ет номер байта в слове при упаковке - распаковке данных и совместно с номеров внешнего устройства в регистре 5 определ ет адрес блока 9 пам ти дл  записи или считывани  очередного байта. В .мультиплексном подканале при прекращении сеанса св зи с внешним устройством значение счетчика байтов совместно с другими указател ми запоминаетс , в блоке 9, а при возобновлении сеанса св зи считываетс  в регистр 5. Модификаци  значени  счетчика байтов и других указателей производитс  по сигналам внешних устройств блока 3 и по сигналам главного канала блока 7. При переполнении счетчика байтов (внешнему устройству передано
СЛОВО при записи или от внешнего устройства прин то слово при считывании) блок 7 выдает в главный капал импульс запроса обмена (ИЗО), который поступает на вход блока П. Одновременно с регистра 5 через блок 7 в блок 11 поступает номер внешнего устройства, производ щего обмен. Блок 11 устанавливает очередность обслуживани  ИЗО и помещает на регистр 14 номер внешнего устройства, полученный от подканала, запрос которого прин т к обслуживанию. Управл юща  информаци , прочитанна  по этому адресу з блоке 12, помещаетс  в регистр 15 угфав.денн . После чего очередное слово передаетс  в пам ть или считываетс  из нее на регистр 6. После модификации блоком 16 адреса обмена п количества слов инфор.маци  из poriiCTpa I ft зозвраихаетс  в блок 12. Оппсаннь Й процесс повтор етс  до тех пор, пока не передадутс  К-1 слов, где К - значение количества слов, указанных во втором управл ющем слове.
При обслуживании ИЗО на передачу К-1 -го слова из регистра 15 в блок 7 поступает сигнал ко1ща обмена, по которому в регистре 5 устанавливаетс  признак передачи последнего слова, указывающий, что с внешним устройством осталось обме 1 тьс  количеством байтов, указанным в поле КБ первого управл юн сго слова. После приема или передачи этих байтов (значение счетчика байтов становитс  равным количеству байтов в последнем слове) формирователь 4
0 сигнала конца обмена через блок 3 выдает внешнему устройству последовательность окончани  обмена. При считывании последнее слово, прин тое от внешнего устройства , передаетс  в пам ть.
Тестовый и диагностический контроль системы обмена производитс  по методу раскрутки после ycneniHoro завершени  контрол  процессора и пам ти. Сначала в тестовом режиме (сшнал «Тест, поступающий по
0 щине 23 на вход блока 18, равен единице) производитс  контроль оборудовани  главного канала. По сигналу «Тест блоки 7 , коммутируют па вход блока 11 сигналы ИЗОТ с выхода генератора импульсов, вход щего в состав формировател  1 имитирующих сигналов. Номер провер емого подканала определ етс  программно-заданным номером внешнего устройства, который находитс  в регистре 14. ИЗО остальных подканалов не обслуживаютс . Последовательно задава  команды обмена дл  внешних устройств с различными адресами, можно произвести полный контроль и диагностику главного канала. После успешного завершени  контрол  главного канала производитс  контроль оборудовани  подканалов в
рабочем режиме. Дл  формировани  сигналов внешних устройств используетс  формирователь 1, представл ющий собой программно-управл емое внеишее устройство, обращение к которому со стороны любого подканала производитс  по общим правилам. В каждом подканале ему выделены два адреса , запрещенные дл  адресации реальных внещних устройств. Формирователь 1 реализует командь управлени  и команды обмена. Команды управлени  используютс  дл  программного перевода формировател  в состо ние «Зан то, «Внимание, «Неисправно и т.п. с целью последующей проверки работоспособности системы с внещними устройствами в таких состо ни х. Команды обмена кроме направлени  передачи данных определ ют режим передачи (монопольный или мультиплексный, считывание с неверной четностью и др.) и услови  окончани  передачи данных, в зависимости от которых в конце обмена выдаетс  определенный байт состо ни . В мультиплексном режиме формирователь имитирует работу двух абонентов и после начальной выборки обоих организует поочередный выход абонентов на св зь с подканалом, производ  запись байта информации по одному абоненту и считывание этого байта по другому. Таким образом контролируетс  такт передачи данных , включа  щины интерфейса ввода-вывода . В св зи с тем, что обращение к формирователю в рабочем режиме производитс  по общим правилам, можно производить оперативный контроль системы обмена параллельно с решением основных задач, что значительно повышает достоверность работы ЦВМ.
Предлагаема  система обмена позвол ет повысить скорость передачи данных за счет освобождени  главного канала от выполнени  р да функций по управлению обменом с внешними устройствами и уменьшени  количества прерываний работы главного канала. Путем незначительных дополнительных аппаратных затрат обеспечена последовательна  проверка системы по методу раскрутки, а также параллельное выполнение тестовых и основных программ, что позвол ет производить оперативный контроль системы в реальном времени и значительно повысить разреЩающую способность диагностических программ.

Claims (1)

1. Система обмена, содержаща  группу селекторных подканалов, каждый из которых содержит блок сопр жени , регистр ввода-вывода и регистр подканала, выходы регистра ввода-вывода и регистра подканала соединены с первым входом блока сопр жени , выход которого соединен с первым входом регистра ввода-вывода, входы-выходы блоков сопр жени  группы селекторных подканалов  вл ютс  группой входов-выходов системы, мультиплексный канал, содержащий регистр подканала, регистр вводавывода и блок сопр жени , выход которого соединен с первым входом регистра подканала , вход-выход блока сопр жени  мультиплексного канала  вл етс  входом-выходом системы, главный канал, содержащий блок управлени , блок пaм tи, регистр информации , основной регистр подканала, регистр управлени , блок модификации адреса , блок сопр жение с пам тью и блок сопр жени  с процессором, первый выход которого соединен с первым входом блока управлени  и первым входом регистра управлени , выход которого соединен со входом блока модификации адреса, первьЫ входом блока пам ти и первым входом блока сопр жени  с пам тью, первый выход которого соединен с первым входом регистра информации , выход которого объединен с выходом основного регистра подканала и соединен со вторым входом блока сопр жени  с пам тью , вторыми входами регистров вводавывода селекторных подканалов, первым входом регистра ввода-вывода мультиплексного канала, вторым входом регистра управлени , первым входом основного регистра подканала, первым входом блока сопр жени  с процессором, вторым входом блока пам ти и вторым входом блока управлени , первый выход которого подключен ко второму входу основного регистра подканала,
5 выход блока пам ти соединен со вторым входом регистра информации и третьим входом регистра управлени , четвертый вход которого подключен к выходу блока модификации адреса, выход регистра ввода-вы0 вода мультиплексного подканала подключен к первому входу регистра подканала каждого из селекторных подканалов и третьему входу регистра информации, второй и третий выходы блока сопр жени  с пам тью  вл ютс  соответственно первым и вторым
5 выходами системы, а третий вход блока сопр жени  с пам тью  вл етс  первым входом системы, второй и третий входы блока сопр жени  с процессором  вл ютс  соответственно вторым и третьим выходами системы , а второй выход блока сопр жени  с
0 процессором  вл етс  третьим выходом системы , отличающа с  тем, что, с целью повышени  быстродействи , в нее введены в дополнительные селекторные ч мультиплексный подканалы формирователь сигнала кон5 ца отмена и блок сопр жени  с главным каналом, а в мультиплексный канал дополнительно введен блок пам ти подканала, выход которого соединен с первым входом блока сопр жени , вторым входом регистра ввода-вывода и вторым входом регистра под0 канала, выход которого соединен с первым входом блока пам ти подканала, первым входом блока сопр жени  с главным каналом и входом формировател  сигнала конца обмена, выход которого соединен со вто5 рьш входом блока сопр жени , выход которого соединен со вторым входом блока пам ти подканала, третий вход которого соединен с выходом регистра ввода-вывода, первый выход блока сопр жени  с главным
SU782668379A 1978-07-12 1978-07-12 Система обмена SU809138A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782668379A SU809138A1 (ru) 1978-07-12 1978-07-12 Система обмена

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782668379A SU809138A1 (ru) 1978-07-12 1978-07-12 Система обмена

Publications (1)

Publication Number Publication Date
SU809138A1 true SU809138A1 (ru) 1981-02-28

Family

ID=20786998

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782668379A SU809138A1 (ru) 1978-07-12 1978-07-12 Система обмена

Country Status (1)

Country Link
SU (1) SU809138A1 (ru)

Similar Documents

Publication Publication Date Title
US4506324A (en) Simulator interface system
CA1194608A (en) Direct memory access interface arrangement
US4400778A (en) Large-volume, high-speed data processor
US3704453A (en) Catenated files
EP0068992A2 (en) Linked data systems
US4949246A (en) Adapter for transmission of data words of different lengths
US4471458A (en) Computer interface
SU809138A1 (ru) Система обмена
EP0064074B1 (en) Data transmitting link
GB1574470A (en) Intelligent input-output interface control unit for input-output system
SU1695313A1 (ru) Устройство внешних каналов
SU938277A2 (ru) Мультиплексный канал
SU693365A1 (ru) Имитатор абонентов
SU545981A1 (ru) Селекторный канал
SU1037235A1 (ru) Адаптер канал-канал
Yasu et al. FASTBUS processor interface for VAX-11
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
SU736083A1 (ru) Устройство дл сопр жени устройств ввода-вывода с цвм
SU1141418A1 (ru) Устройство дл сопр жени двух электронных вычислительных машин
JPS6350904B2 (ru)
SU1522223A1 (ru) Устройство дл межкомплексного сопр жени
SU1019427A1 (ru) Устройство дл сопр жени цифровых вычислительных машин
SU1635188A1 (ru) Устройство дл сопр жени ЭВМ с периферийной системой
SU851391A1 (ru) Адаптер канал-канал
SU401996A1 (ru) В п т б