SE447172B - Dataenhet for anslutning till en systembuss i ett databehandlingssystem - Google Patents

Dataenhet for anslutning till en systembuss i ett databehandlingssystem

Info

Publication number
SE447172B
SE447172B SE8502345A SE8502345A SE447172B SE 447172 B SE447172 B SE 447172B SE 8502345 A SE8502345 A SE 8502345A SE 8502345 A SE8502345 A SE 8502345A SE 447172 B SE447172 B SE 447172B
Authority
SE
Sweden
Prior art keywords
signal
interrupt
data
distinguishing
bus
Prior art date
Application number
SE8502345A
Other languages
English (en)
Other versions
SE8502345L (sv
SE8502345D0 (sv
Inventor
P Binder
D A Cane
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of SE8502345L publication Critical patent/SE8502345L/sv
Publication of SE8502345D0 publication Critical patent/SE8502345D0/sv
Publication of SE447172B publication Critical patent/SE447172B/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

447 172 f' operationen att återvinna innehållet av ett visst spår från en lagringsskiva i en sekundär minneslagringsenhet, exempelvis den som beskrivs i det amerikanska patentet 3 999 163. Proces- sorn måste först få skivdrivanordningen att uppsöka det spår vars innehåll skall återvinnas, dvs. processorn måste bringa skivdrivanordningen att föra huvudet till det önskade spåret.
För att göra detta laddar det adressinformation i vissa adressregister,i.synnerhet registret för önskad spårsektor och registret för önskad cylinderadress, i drivanordningen genom drivanordningens styranordning. Processorn laddar även ett sökkommando i funktionsdelen av ett styr- och status- register och inställer en "kör"-bit. Drivanordningen för sedan läs/skrivhuvudet till det önskade spåret.
När drivanordningen når det önskade spåret som identifie- ras av adressregistren överför drivanordningen en ATTN-signal eller larmsignal till sin styranordning, vilken därefter ut- sänder en avbrottsbegärande signal till processorn. Om proces- sorn befinner sig i ett tillstånd som kan avbrytas kan den då utsända en signal till styranordningen indikerande att avbrot- tet beviljas. Vanligen kommer processorn ej att utsända en av- brottsbevíljande signal om den för tillfället utför en instruktion, utan den kommer att vänta till slutet av instruk- tionens exekveringscykel innan avbrottet beviljas. Vissa processorer, exempelvis VAX ll/780-processorn från Digital Equipment Corporation, bestämmer en avbrottsprioriteringsnivå (IPL) baserad på processorns arbetsstatus. Begäran om avbrott från de olika enheterna i systemet tilldelas vissa avbrotts- nivåer, och om begäran har en högre nivå än processorns aktuella avbrottsprioriteringsnivå kommer en avbrottsbeviljan- de signal att utsändas.
Vid denna punkt behöver processorn ej känna till vilken enhet som begär avbrottet eller placeringen i minnet av av- brottsservicerutinen för denna enhet. Detta kan vara fallet om den avbrottsbegärande signalen ej entydigt identifierar den enhet som begär avbrottet eller placeringen av avbrottsser- vicerutinen. Processorn måste då upplysas om placeringen i 447 172 minnet av avbrottsservicerutinen för att göra det möjligt för den att behandla avbrottet.
Sedan den avbrytande enheten erhållit en avbrottsbevil- jande signal från processorn för beviljande av avbrottet kan den överföra en "vektor“ till processorn, såsom göres i PDP- ll-systemen från Digital Equipment Corporation. “Vektorn" är adressen i minnet för början av avbrottsservicerutinen.
När processorn vid ovanstående exempel av överföring från skivdrivanordningen startar exekveringen av avbrottsservice- rutinen kan den utsända ett kommando till skivdrivanordningen att läsa innehållet av det uppsökta spåret till en viss del av minneselementet. Vid behandling av avbrottsservicerutinen laddar processorn registren i styranordningen med den adress i minnet till vilken spårinnehållet skall överföras och det antal ord som skall överföras. Processorn laddar även styr- och statusregistret i drivanordningen med ett överföringskom- mando och inställer en fkör"-bit. Drivanordningen läser sedan under styrning av styranordningen innehållet i spåret och överför detta till styranordningen, vilken överför informatio- nen till den plats i minnet som specificerats av processorn.
Sedan den överfört det antal ord som begärts av processorn kan styranordningen stoppa överföringen.
Sedan överföringen avslutats kan drivanordningen via styranordningen återigen avbryta processorn, så att den kan verifiera att överföringen har avslutats utan fel, eller om eventuella fel har uppkommit, för att tillåta korrektion av felen.
Föreliggande uppfinning syftar till erbjudande av ett databehandlingssystem innefattande ett nytt och förbättrat särskiljningsarrangemang av processoravbrott.
Kort uttryckt består uppfinningen i ett databehandlings- system innefattande en processor, ett minneselement och flera in/utelement, vilka alla är sammankopplade genom en gemensam systembuss. Varje element som är anslutet till bussen har en fördefinierad prioritet. Om ett element behöver överföra in- formation över systembussen erhåller det först kontroll av 447 172 f* 4 bussen med hjälp av en särskiljningsoperation.Systembussen innefattar även signalbanor över vilka elementen begär avbrott och mottager avbrottsbeviljande signaler från processorn. När en enhet behöver ett avbrott begär den avbrott genom aktive- ring av den avbrottsbegärande signalbanan, och processorn be- viljar avbrottet genom aktivering av den tillämpliga avbrotts- beviljande signalbanan. Sedan avbrottet beviljats aktiverar den avbrytande enheten en bekräftelseledning för beviljat av- brott av systembussen, vilken indikerar att enheten som bevil- jats avbrottet fortfarande behöver avbrottet. Den avbrytande enheten utför sedan en särskiljningsoperation på systembussen tillsammans med andra element som kan behöva utföra överförin- gar över denna. Tills den avbrytande enheten har kontroll av systembussen kan andra enheter med högre prioriteter ha kontroll över systembussen för att utföra överföringar över denna och därigenom blockera överföringen av avbrottsvektorn till processorn. När den avbrytande enheten erhåller kontroll av systembussen överför den avbrottsvektorn och deaktiverar därefter bekräftelseledningen för beviljat avbrott.
Uppfinningen och dess särdrag framgår av de bifogade pa- tentkraven. Ovanstående och andra syftemål och fördelar med uppfinningen kommer att framgå av följande beskrivning under hänvisning till de bifogade ritningarna.
På ritningarna visar fig l ett blockschema av ett digitalt databehandlings- system konstruerat i enlighet med föreliggande uppfinning, fig 2 ett blockschema illustrerande en del av databehand- lingssystemet enligt fig 1, visande i detalj signalöverfö- ringsledningarna och motsvarande signaler som bildar system- bussen som sammanknyter förbindelsepunkterna (nexus), fig 3 ett flödesschema avseende den sekvens med vilken en enhet i databehandlíngssystemet begär och beviljas ett avbrott från processorn, erhåller kontroll av systembussen och överför avbrottsvektorn till processorn, fig 4 ett tidsdiagram visande förhållandet mellan signa- ler på systembussen i samband med begäran av ett avbrott och 447 172 överföring av avbrottsvektorn över denna, fig 5 ett kretsschema av en krets enligt uppfinningen för alstring av en avbrottsbegärande signal, fig 6 ett kretsschema av en krets enligt uppfinningen för alstring av en avbrottsbeviljande signal, fig 7 ett kretsschema av en krets enligt uppfinningen för mottagning av den avbrottsbeviljande signalen, och fig 8 ett kretsschema visande kretsar enligt uppfinningen för alstring av signaler som iståndsätter avbrottsvektorn för överföring över systembussen och för aktivering av vissa signalbanor av systembussen. I Såsom exemplifieras i fig l innefattar de grundläggande elementen i ett databehandlingssystem enligt uppfinningen en central processorenhet 10, minnesenheter ll och in/utenheter 12 (I/0). In/utenheterna 12 kan innefatta en eller flera sekundära minneslagringsenheter 13. Den centrala processoren- heten 10, minnesenheterna ll och in/utenheterna 12 är alla hopkopplade genom en systembuss 14.
Den centrala processorenheten 10 kan innefatta en operatörskonsol 15, ett bussgränssnitt 16 och andra konven- tionella kretsar som normalt finns anordnade i den centrala processorenheten. Bussgränssnittet 16 mottager all information och utför alla transaktioner med systembussen 14 åt de andra kretsarna i den centrala processorenheten 10.
Operatörskonsolen 15 tjänar såsom operatörens gränssnitt.
Den tillåter operatören att undersöka och avsätta data, stoppa funktionen av den centrala processorenheten 10 eller stega den centrala processorenheten genom en sekvens av program-instruk- tioner. Den gör det även möjligt för en operatör att starta systemet genom en startprocedur (bootstrap) och utför olika diagnostiska tester på hela databehandlingssystemet.
Minnesenheten ll innefattar en minnesstyranordning 20, vilken är ansluten till ett flertal minnesmatriser 21. Varje minnesmatris innehåller adresserbara lagringsceller och styr- anordningen 20 innefattar kretsar för att komma åt en viss minnescell som specificeras av processorn eller något annat 447 172 element som försöker att åstadkomma en överföring med minnes- enheten ll. Styranordningen 20 innefattar även kretsar för återvinning av innehållet i en adresserad cell och för lagring av information i denna. Funktionen av minnesenheten ll är i en specifik utföringsform av uppfinningen liknande den som beskrivs i det amerikanska patentet 4 232 366.
Flera typer av in/utenheter 12 visas. En in/ut-bussan- passningsanordning 22 förbinder flera in/utanordningar 23, exempelvis skrivare eller videoterminaler, med bussen 14.
In/utanordningarna 23 är anslutna till in/ut-bussanpassnings- anordningen 22 genom en in/utbuss 25, vilken i en specifik ut- föringsform av denna uppfinning beskrivs i det amerikanska pa- tentet 3 710 324.
De sekundära minnesenheterna 13 kan innefatta en sekun- därminnes-bussanpassningsanordning 26 och ett flertal skiv- drivanordningar 27. Vidare kan en tillkommande sekundärminnes- bussanpassningsanordning 28 anslutas till en eller flera band- drivanordningar 29. Hopkopplfngen av sekundärminnes-bussan- passningsanordningarna 26 och 28 med respektive skivdrivanord- ningar 27 och banddrivanordningen 29 i en specifik utförings- form beskrivs i det amerikanska patentet 3 999 163, varvid sekundärminnes-bussanpassningsanordningarna 26 och 28 bildar styranordningarna för skivdrivanordningarna 27 resp banddriv- anordningen 29.
Bussen 14 sammankopplar olika enheter eller element i databehandlingssystemet. Innan överföringen av information mellan olika par av enheter anslutna till bussen 14 beskrivs torde det vara lämpligt att först upprätta vissa definitioner för termer som redan har använts och som kommer att användas i återstoden av denna beskrivning.
"Kommande" avser överföringar över bussen 14 och indike- rar den riktning i vilken information skall överföras över denna. Ett "kommando" åtföljes vanligen av en "adress" som in- dikerar den plats till vilken eller från vilken informationen skall överföras.
"Information ar intelligens som används för att styra 447 172 och bilda basen för databehandlingen. Detta begrepp inkluderar data, instruktioner och statusinformation.
"Data" är information som är målet för eller resultatet av behandling.
“Styrinformation“ är data som kan användas för styrning av vissa operationer av enheter i databehandlingssystem.
En "instruktion" är information som indikerar för proces- sorn hur data skall behandlas av processorn.
"Statusinformation", relaterat till en överföring över bussen 14, avser status av den överförda informationen och primärt data som överföres. Statusinformationen indikerar huruvida den överförda informationen ej innehöll några fel, huruvida det var fråga om korrigerad information, icke korri- gerbar information eller huruvida inget svar erhölls från det andra elementet som var involverat i överföringen.
Varje element som är direkt anslutet till bussen 14 kallas en förbindelsepunkt (nexus). Det specifika systemet som visas i fig 1 innehåller följande fem förbindelsepunkter: bussgränssnittet 16, minnesstyranordningen 20, in/ut-bussan- passningsanordningen 22 och sekundärminnes-bussanpassningsan- ordningarna 26 och 28. Förbindelsepunkterna särskiljes ytter- ligare i termer av sina funktioner under ett utbyte av infor- mation. Under ett sådant utbyte benämns den förbindelsepunkt som utsänder kommandot och adressen en herre-förbindelsepunkt (40A i fig 2). Den enhet som svarar på kommandot och adressen benämns en slav-förbindelsepunkt (403 i fig 2).
Två förbindelsepunkter eller knutpunkter överför informa- tion över bussen 14 med hjälp av en “busstransaktion" efter det att huvudknutpunkten har övertagit kontrollen av bussen.
Under busstransaktionen utsänder huvudknutpunkten först kom- mandot och adressen på bussen 14. Varje knutpunkt mottager kommandot och adressen och undersöker adressen för att fast- ställa huruvida den har adresserats. Den knutpunkt som identi- fieras av adressen förbereder sig sedan för att fullständiga informationsutbytet. Informationen som skall utbytas passerar över bussen 14 mellan huvudknutpunkten och slavknutpunkten, 447 172 J och slavknutpunkten överför även statusinformation till huvud- knutpunkten.
Det finns två grundläggande typer av operationer som kan utföras i samband med en informationsöverföring över bussen 14, beroende på överföringsriktningen mellan huvudknutpunkten och slavknutpunkten. I en operation, i vilken information överföres av huvudknutpunkten till slavknutpunkten, en SKRIV- transaktion, överföres information omedelbart efter det att kommandot och adressen har överförts. Vid utförande av en ope- ration i vilken information överföres till huvudknutpunkten av slavknutpunkten, dvs en LÄS-transaktion, kan emellertid slav- knutpunkten behöva viss tid för att återvinna den information som identifieras av adressen före överföringen. Slavknutpunkt- en förhindrar att andra knutpunkter erhåller tillträde till bussen 14 innan den har återvunnit informationen och överfört den till huvudknutpunkten.
Om sålunda en central processorenhet 10 behöver återvinna data från minnesenheten ll söker den centrala processorenheten först kontrollen av bussen 14 för att bli huvudknutpunkt 40A.
Den utsänder ett LÄS-kommando och adressen i minnet. Alla de andra knutpunkterna på bussen mottager och avkodar kommandot och adressen, och minnesstyranordningen 20 identifierar sig själv som den enhet som identifieras av adressen. Minnesstyr- anordningen 20 blir sålunda slavknutpunkten 4OB. Minnesstyran- ordningen 20 återvinner informationen från den minnescell som identifieras i adressen, samtidigt som den förhindrar andra knutpunkter från att ta kontrollen över bussen. Därefter över- för minnesstyranordningen 20 informationen till huvudknut- punkten 40A och återför även statusinformation till huvudknut- punkten. Bussen är därefter tillgänglig för andra knutpunkter för en informationsöverföring.
Förutom SKRIV- och LÄS-transaktionerna kan en huvudknut- punkt, som ej utgöres av den centrala processorenheten lO, ut- föra en SKRIV-VEKTOR-transaktion. I en SKRIV-VEKTOR-transak- tion utgör den överförda informationen en avbrottsvektor som identifierar cellen i minnet för början av en avbrottsservice- 447 172 rutin med vilken processorn kan betjäna avbrottet.
I enlighet med en specifik utföringsform av föreliggande uppfinning överför bussen 14 ett antal signaler till och från de olika enheterna som är anslutna till densamma över motsva- rande ledare. Dessa ledare och signaler kan uppdelas i tre allmänna klasser: 1. särskiljning över en särskiljningsbuss 41; 2. kommando/adress- och informationsöverföring över data /adressbussen 42; och 3. buss-styrning över styrbussledare 43-49.
Ledarna 41-49 bildar bussen 14.
Särskiljningsbussen 41 används för att bestämma vilken av knutpunkterna som är anslutna till bussen som kommer att bli huvudknutpunkten för initiering av en busstransaktion över bussen 14. I en specifik utföringsform används ett särskilj- ningsarrangemang som liknar det som beskrivs i det amerikanska patentet 4 229 791. Särskiljningsbussen 41 består av ett flertal ledare, vilka var och en svarar mot en förutbestämd prioritet. Varje knutpunkt är ansluten till en ledare av särskiljningsbussen 41 svarande mot dess förutbestämda priori- tet. Varje knutpunkt är dessutom ansluten till alla särskilj- ningsbussens ledare med en högre prioritet. När en knutpunkt önskar bli herre över bussen för att initiera en busstransak- tion, aktiverar den sin ledare av särskiljningsbussen 41 och noterar huruvida särskiljningsledarna med högre prioritet är aktiverade eller ej. Om någon annan knutpunkt även önskar ut- föra en överföring aktiverar även denna sin ledare av sär- skiljníngsbussen. Om en knutpunkt med högre prioritet aktive- rar sin ledare av särskiljningsbussen hindras knutpunkterna med lägre prioritet från att utföra en överföring på system- bussen 14.
Data/adressbussen 42 överför i en specifik utföringsform både ett kommando och en adress under ett begynnelseskede av en busstransaktion och information under ett senare skede av en busstransaktion, varvid alla överföringarna sker över samma ledare. 447 172 J 10 Stryrdelen av bussen 14 innefattar statusledare 43 vilka bär statusinformation samtidigt med överföringen av den infor- mation till vilken nämnda status är relaterad.
En HÅLL-ledare 44 bär en HÅLL-signal. Varje knutpunkt kan göra gällande en HÅLL-signal, vilken, medan den göres gällan- de, förhindrar alla andra knutpunkter från att erhålla kontroll av bussen 14.
En VÄNTA-ledare 45 bär en VÄNTA-signal vilken, när den göres gällande, indikerar att en avbrottsoperation väntar.
Ledarna 46 för avbrottsbegäran (BR) inkluderar fyra leda- re indikerande olika avbrottsprioritet. Varje enhet i databe- handlingssystemet i fig l som kan behöva avbryta den centrala processorenheten 10 måste anslutas till en av de fyra ledarna 50 för avbrottsbegäran (BRL När en enhet i databehandlings- systemet begär ett avbrott aktiverar den just den ledare för avbrottsbegäran (BR) till vilken den är ansluten.
De fyra BG-ledarna 47 bär de bussbeviljande signalerna (BG). De avbrottsbeviljande ledarna (BG) svarar var och en mot en ledning för bussbegäran (BR). När den centrala processoren- heten l0 beviljar ett avbrott aktiveras den avbrottsbeviljande ledare (BG) som svarar mot den avbrottsbegärande ledare (BR) som hade den högsta prioritet som gjordes gällande.
Ledaren 46 bär en signal indikerande att data/adressbus- sen är upptagen (DBBZ). DBBZ-signalen göres gällande av huvud- knutpunkten 40A sedan denna har särskiljts och har kontroll av bussen 14 och medan den överför kommandot och adressen. Om slavknutpunkten skall överföra information tillbaka till huvudknutpunkten gör den därefter DBBZ-signalen gällande tills den överför informationen. DBBZ-signalen förhindras, när den göres gällande, att andra knutpunkter utväljes för att taga kontroll över bussen 14 trots att dessa andra knutpunkter eventuellt aktiverar sin särskiljningsledare.
KLOCK-ledaren 47 bär KLOCK-tidgivníngssignaler med vilka respektive knutpunkter synkroniserar de olika signalerna på bussen 14. Knutpunkterna kan även använda tidgivningssignaler- na från klockledaren 47 för att styra olika interna 447 172 funktioner.
Fig 3 innehåller ett flödesdiagram som visar sekvensen av signaler på bussen 14 i samband med en SKRIV-VEKTOR-transak- tion, och fig 4 innehåller ett tidsdiagram som visar relatio- nen mellan de olika signalerna. Sâsom ett exempel antages att en knutpunkt, exempelvis sekundärminnes~bussanpassningsenheten 26 i fig 1, skall avbryta den centrala processorenheten 10.
Sekundärminnes-bussanpassningsenheten 26 aktiverar först den avbrottsbegärande ledaren (BR) (steg 101) till vilken den är ansluten, varigenom motsvarande avbrottsbegärande signal (BR) göres gällande. Detta visas vid tidpunkten A i fig 4. Om den centrala processorenheten 10 kan acceptera ett avbrott, såsom kommer att förklaras nedan, aktiverar den den avbrottsbevil- jande ledaren 47 (BG) svarande mot den aktiverade avbrottsbegärande ledare 46 (BR) som har den högsta priori- teten (steg 102). Det antages att sekundärminnes-bussanpass- níngsenheten kommer att anslutas till denna avbrottsbeviljande ledare 47 (BG). Sekundärminnes-bussanpassningsenheten 26 mot- tager den avbrottsbeviljande signalen (BR) och aktiverar VÃNTA-ledaren 45 (steg 103). Sekundärminnes-bussanpassningsen- heten 26 deaktiverar därefter den avbrottsbegärande ledaren (BR) (steg 106, tidpunkten C i fig 4) och aktiverar VÄNTA- ledaren 45 och sin ledare på särskiljningsbussen 41.
Medan DBBZ-ledaren (data/adressbussen upptagen) av bussen 14 är aktiverad av någon knutpunkt ansluten till bussen 14 är en annan knutpunkt involverad i en busstransaktion över bussen 14. Påläggningen av DBBZ-signalen förhindrar intrång av andra knutpunkter på bussen 14 för utförande av en busstransaktion.
När DBBZ-ledaren deaktiveras (steg 103, tidpunkt D i fig 4) fastställer sekundärminnes~bussanpassningsenheten 26 onx dess särskiljningsledare har den högsta prioriteten av de aktivera- de ledarna (steg 104, tidpunkt E till F i fig 4). Om den ej har den högsta prioriteten behåller den sin särskiljningsleda- re aktiverad tills dess ledare har den högsta prioriteten. När sekundärminnes-bussanpassningsenhetens särskiljningsledare har den högsta prioriteten deaktiverar den sin särskiljningsledare 447 172 J 12 (steg 105, tidpunkt F i fig 4) och aktiverar den DBBZ-ledaren för att förhindra intrång av andra knutpunkter. Samtidigt överför sekundärminnes-bussanpassningsenheten 26 ett SKRIV- VEKTOR-kommando och en adress identifierande den centrala processorenheten l0 över data/adressbussen 42. Sekundärminnes- bussanpassningsenheten 26 överför sedan avbrottsvektorn (steg 106, tidpunkt G i fig 4) över data/adressbussen 42 och deakti- verar samtidigt DBBZ-ledaren, och processorn 10 överför statusinformation på STATUS-ledarna. Vid tidpunkten H i fig 4 är SKRIV-VEKTOR-busstransaktionen avslutad.
Fig 5 till 8 visar kretsar i sekundärminnes-bussanpass- ningsenheten 26 och in/utbussanpassningsenheten 22 för alstring av vissa signaler som används av respektive knutpunk- ter under SKRIV-VEKTOR-operationen.
Den krets som visas i fig 5 ingår i sekundärminnes-buss- anpassningsenheten 26 för alstring av vissa signaler som an- vänds för aktivering av den speciella bussbegärande ledare (BR) av in/utbussen 25 till vilken den är ansluten. Om sekun- därminnes-bussanpassningsenheten 26 erfordrar betjäning av den centrala processorenheten 10 pålägges en avbrottsbegärande signal, exempelvis den synkroniserade märksignalen (ATTN SYNC) som visas i fig 5, vilket inställer en vippa 120 när nästa klocksignal (MBA CLK) pålägg-ss. Klocksignalen (rum CLK) har samma timing och går synkront med klocksignalen (CLOCK) på bussens 14 KLOCK-ledare 49. Inställningen av vippan 120 åstad- kommer en märksignal (ATTN), vilken i sin tur aktiverar en AND-grind l2l om en signal indikerande dataöverföring upptagen (DT BUSY) ej pålägges. DT BUSY-signalen göres gällande när sekundärminnes-bussanpassningsenheten är i färd med att över- föra information över bussen l4. Sekundärminnes-bussanpass- ningsenheten 26 kan ej begära ett avbrott om den även är i färd med att överföra information över bussen 14. DT BUSY-sig- nalen göres ej gällande om sekundärminnes-bussanpassníngsenhe- ten 26 ej överför information över bussen 14. Aktiveringen av AND-grinden 101 aktiverar i sin tur OR-grinden 122, vilken aktiverar AND-grinden l23 om avbrottsaktiveringssignal (INT 447 172 J 13 EN) göres gällande. Avbrottsaktiveringssignalen (INT EN) gene- reras av andra konventionella kretsar (ej visade) i sekundär- minnes-bussanpassningsenheten 26 när andra tillstånd i sekun- därminnes-bussanpassningsenheten 26 är sådana att ett avbrott kan begäras av denna. När AND-grinden 123 är aktiverad instäl- les en vippa 124 vid nästa klockningssignal (MBA CLK), vilket i sin tur aktiverar den bussbegärande ledningen (BR) till vil- ken sekundärminnes-bussanpassningsenheten 26 är ansluten.
Andra tillstånd i sekundärminnes-bussanpassningsenheten 26 kan även erfordra betjäning av processorn som nödvändiggör generering av ett avbrott. Dessa tillstånd resulterar i på- läggningen av en avbrottssignal (INTER), vilken även aktiverar OR-grinden 122 och slutligen resulterar i inställning av vip- pan 124 om avbrottsaktiveringssignalen (INT EN) göres gällan- de.
I det följande hänvisas till fig 6. Bestämningen av huru- vida den centrala processorenheten 10 kan avbrytas beror del- vis av processorns avbrottsprioritetsnivå (IPL), vilken är bestämd av status av processorn då denna utför en instruktion eller sekvens av instruktioner. I en specifik utföringsform har processorn trettíotvå avbrottsprioritetsnivåer. Den spe- ciella avbrottsprioritetsnivån vid vilken processorn för till- fället arbetar bestäms av processorn på basis av naturen av den programsekvens och den speciella instruktion som proces- sorn då utför. Avbrottsprioritetsnivân (IPL) lagras i ett re- gister 150.
Var och en av de fyra avbrottsbegärande ledarna 47 (BR) är direkt relaterad till en viss avbrottsprioritetsnivå. De signaler som bäres av de avbrottsbegärande ledarna 47 (BR) jämföres med avbrottsprioritetsnivån (IPL) som är lagrad i registret 150 medelst en komparator 152. Om en bussbegärande ledare (BR) med högre avbrottsprioritetsnivå än den högsta avbrottsprioritetsnivån (IPL) som då är lagrad i IPL-registret 150 är aktiverad avger komparatorn 152 en avbrottsväntesignal (INT PNDG) och en REAL BR IPL-signal. Avbrottsväntesignalen (INT PNDG) informerar den centrala processorenheten att ett 447 172 J 14 avbrott väntar vilket har en avbrottsprioritet som är högre än avbrottsprioritetsnivån (IPL) för processorn. Processorn ut- färdar då en avbrottsbeviljande signal (ISS BG), vilken åter- föres till in/utbussanpassningsenheten över bussen 30. Vid nästa SPHl-klocksignal, vilken alstras av en intern klocka 160, aktiveras en AND-grind 153 i och för påläggning av en ISS BG & SPHI-signal, vilken inställer vippan 155 vid nästa CLK- klocksignal från bussen 14. Inställningen av vippan 155 akti- verar en BUS GRANT-signal, vilken aktiverar en AND-grind 156 när SPHl-klockningssignalen ej göres gällande. Aktiveringen av AND-grinden 156 aktiverar den avbrottsbeviljande signalen (BG), vilket aktiverar den avbrottsbeviljande ledaren (BG) av bussen 25 svarande mot den aktiverade BR-ledare som har den högsta prioriteten.
Mer än en knutpunkt kan belägga varje avbrottsbegärande ledare (BR) och mottaga en avbrottsbeviljande signal över mot- svarande BG-ledare. Bestämningen av den knutpunkt som är an- sluten till den avbrottsbeviljande ledare (BG) som tilldelar avbrottet sker på basis av läget, dvs närheten av enheten till processorn utmed den aktuella bussbeviljande ledaren (BG). Ju närmare enheten är processorn utmed den avbrottsbeviljande le- daren (BG), desto högre är dess prioritet. Sålunda mottager kretsen i fig 7, vilken är inhyst i sekundärminnes-bussanpass- ningsenheten 26 och andra knutpunkter anslutna att mottaga den avbrottsbeviljande signalen (BG), den avbrottsbeviljande sig- nalen (BG) antingen direkt från den centrala processorenheten 10 eller indirekt från andra knutpunkter anslutna till samma avbrottsbegärande ledare (BG) uppströms sekundärminnes-bussan- passningsenheten 26.Knutpunkterna överför BG-signalen till nästa knutpunkt på samma bussbeviljande ledare (BG) om de ej pålägger någon bussbegärande signal (BR).
Kretsen i fig 7 mottager den avbrottsbeviljande signalen (BG) såsom en BG IN-signal, vilken aktiverar en.0R-grind 200 och en AND-grind 201, i och för tillhandahållande av en klock- ningssignal för en vippa 202. Om knutpunkten gör gällande den avbrottsbegärande signalen (BR), så inställes ej vippan 202, 447 172 15 och en AND-grind 203 aktiveras av den aktiverade återställ- ningsutgången av vippan 202 och aktiveringen av AND-grinden 201. När nästa MBA CLK-klockningssignal avges inställes en vippa 204, vilken aktiverar en avbrottstilldelningssynkronise- ringssignal (BG SYNC).
Om å andra sidan knutpunkten ej gör gällande den bussbe- gärande signalen (BR) när BG IN-signalen mottages, så instäl- les vippan 202. En AND-grind 205 aktiveras sålunda av aktive- ringen av AND-grinden 201 och inställningen av vippan 202 efter en fördröjning som är bestämd av en fördröjningsledning 206. Aktiveringen av AND-grinden 205 alstrar en BG OUT-signal, vilken i sin tur överför den bussbeviljande signalen (BG) till nästa nedströms belägna enhet som är ansluten härtill på den bussbeviljande ledningen. Vippan 204 återställes i och för de- aktivering av avbrottstilldelningssynkroniseringssignalen (BG SYNC) när BR-signalen härnäst deaktiveras.Såsom indikerats ovan deaktiveras den bussbegärande signalen (BR) när VÄNTA- signalen göres gällande på VÄNTA-ledaren 45 i fig 2.
Fig 8 visar en krets som även ingår i sekundärminnes- bussanpassningsenheten 26, vilken krets bringar anpassningsen- heten 26 att aktivera sin särskiljningsledare på särskilj- ningsbussen 41 och att aktivera VÄNTA-ledaren 45. Kretsen i fig 8 bringar även sekundärminnes-bussanpassningsenheten 26 att sekventiellt överföra SKRIVA-VEKTOR-kommandot och adressen och SKRIVA-VEKTOR-data på data/adressbussen 42 av bussen 14.
Nedan hänvisas till fig 8. När BG SYNC-signalen från vippan 204 i fig 7 och BR-signalen från fig 5 båda är aktive- rade och DO CMI CYC-signalen ej är aktiv, så aktiveras en AND- grind 250. DO CMI CYC-signalen göres ej gällande när sekundär- minnes-bussanpassningsenheten 26 ej försöker att utföra en annan överföring över bussen 14. Aktiveringen av AND-grinden 250 aktiverar även en OR-grind 251, vilket inställer en vippa 252 när MBA CLK-klockningssignalen nästa gång är aktiv. In- ställningen av vippan 250 aktiverar en DO VECTOR CYC-signal, vilken bringar sekundärminnes-bussanpassningsenheten 26 att utföra en SKRIV-VEKTOR-transaktion (se fig 4). 447 172 J 16 Aktiveringen av DO VECTOR CYC-signalen aktiverar en OR- grind 253, vilken inställer en vippa 254 vid nästa MBA CLK- klockningssignal. Inställningen av vippan 254 bringar sekun- därminnes-bussanpassningsenheten 26 att aktivera sin särskilj- ningsledare av särskiljningsbussen 41, såsom visas vid tid- punkten D i fig 4. Aktiveringen av DO VECTOR CYC-signalen ak- tiverar även en OR-grind 255.
När sekundärminnes-bussanpassningsenhetens särskiljnings- ledning har den högsta prioriteten av alla de ledningar som är aktiverade under tidsperioden E-F i fig 4, dvs när DBBZ-signa- len ej göres gällande, aktiverar en annan krets (ej visad) en ARB OK-signal. Aktiveringen av ARB OK-signalen och aktivering- en av OR-grinden 255 aktiverar i sin tur en AND-grind 256, vilken aktiverar en DO CMI MASTER-signal. Aktiveringen av DO CMI MASTER-signalen aktiverar en AND-grind 257 om DBBZ- signalen ej göres gällande, såsom visas vid tidpunkten F i fig 4. Aktiveríngen av AND-grinden 256 inställer en vippa 260 vid nästa MBA CLK-klockningssignal, vilket aktiverar en CMI CMD EN-kommandoaktiveringssignal, vilken även visas i fig 4. Akti- veringen av CMI CMD EN-signalen vid tidpunkten F i fig 4 brin- gar sekundärminnes-bussanpassningsenheten 26 att aktivera DBBZ-ledaren att göra DBBZ-signalen gällande och placerar SKRIV-VEKTOR-kommandot och adress-signalerna på data/adress- bussen 42 av bussen 14. Vid nästa MBA CLK-klockningssignal, vid tidpunkten G i fig 4, inställes en vippa 261, vilken akti- verar en CMI OUT EN-signal. CMI OUT EN-signalen aktiverar se- kundärminnes-bussanpassningsenheten att därefter placera av- brottsvektorn på data/adressbussen 42 och mottaga statusinfor- mation från den centrala processorenheten 10 på statusbussen 43.
Eftersom CMI CMD EN-kommandoaktiveringssignalen bringar sekundärminnes-bussanpassningsenheten 26 att göra DBBZ-leda- ren gällande, så deaktiveras AND-grinden 257 vid tidpunkten G i fig 4, vilket återställer vippan 260 vid nästa MBA CLK- klockningssignal och deaktiverar CMI CMD EN-signalen. Sålunda är CMI CMD EN-kommandoaktiveringssignalen aktiv under endast 447 172 17 en cykel, nämligen under perioden F-G i fig 4. Vippan 261 återställes vid följande MBA CLK-klockningssignal vid tid- punkten H i fig 4, vilket deaktiverar CMI OUT EN-aktiverings- signalen.
DO VECTOR CYC-signalen som alstrats av vippan 252 aktive- rar även en AND-grind 262 om en MAST DAT CYC-signal ej göres gällande. Aktiveringen av AND-grinden 262 inställer i sin tur vippan 263 vid nästa MBA CLK-klockningssignal. Inställningen av vippan 263 aktiverar VÄNTA-signalen, vilken kopplas till VÄNTA-ledningen 45 av bussen 14. VÄNTA-signalen aktiverar även ola-grinden 251, vilken bibehåller vippan 252 i det inställda tillståndet sedan BR- och BG SYNC-signalerna deaktiverats. CMI CMD EN-kommandoaktiveringssignalen inställer, när den göres gällande av vippan 260, en vippa 264 vid nästa MBA CLK-klock- ningssignal. Inställningen av vippan 264 aktiverar MAST DAT CYC-signalen, vilken deaktiverar AND-grinden 262. Detta åter- ställer i sin tur vippan 263 vid nästa MBA CLK-klockningssig- nal sedan MAST DAT CYC-signalen aktiverats. Återställningen av vippan 263 deaktiverar VÄNTA-signalen. Deaktiveringen av VÄNTA-signalen vid nästa MBA CLK-klockningssignal deaktiverar DO VECTOR CYC-signalen. Detta avslutar sekundärminnes-bussan- passningsenhetens SKRIV-VEKTOR-transaktion.
Ovanstående beskrivning är begränsad till en specifik ut- föringsform av föreliggande uppfinning. Det inses dock att uppfinningen kan realiseras i databehandlíngssystem med olika grundläggande konstruktion eller i system som använder andra interna kretsar än de som ovan beskrivits, och att då vissa eller alla ovanstående syftemål och fördelar hos uppfinningen kan uppnås. Uppfinningen begränsas därför ej av ovanstående beskrivning utan endast av de bifogade patentkraven.

Claims (5)

447 172 .ä l 8 PATENTKRAV
1. Dataenhet (26, 22, 28) för anslutning till en systembuss (14) i ett databehandlingssystem som innefattar en central processorenhet (10) för mottagning av avbrottsbegärande sig- naler (BR) och för utsändning av avbrottsbeviljande signaler (BG), varvid systembussen innefattar ledningar för överföring av avbrottsbegärande signaler (46), avbrottsbeviljande signa- ler (47), särskiljande signaler (4l) och datasignaler (42), k ä n n e t e c k n a d av: a) ett avbrottssignalalstrande organ (rutan ansluten till ledningarna 46) för anslutning till överföringsledningen för den avbrottsbegärande signalen i och för alstring av en av- brottsbegärande signal och utsändning av denna på överfö- ringsledningen för avbrottsbegärande signaler; b) ett mottagningsorgan för avbrottsbeviljande signaler (rutan ansluten till ledningarna 47, fig.7) för anslutning till överföringsledningen för avbrottsbeviljande signaler i och för mottagning av en avbrottsbeviljande signal; c) ett särskiljande organ (rutan ansluten till ledningarna 41, 250, 251, 252, 253, 259) anslutet till det avbrottssig- nalalstrande organet och till mottagningsorganet för av- brottsbeviljande signaler samt för anslutning till ledningar för särskiljande signaler som iståndsatts för reglering av dataenhetens åtkomst av datasignalöverföríngsledningarna så- som gensvar pâ mottagande av en avbrottsbeviljande signal om dataenheten har utsänt en avbrottsbegärande signal; och d) ett datasignalutsändningsorgan (rutan ansluten till led- ningarna 42, 255, 256, 257, 260, 261) anslutet till det sär- skiljande organet och för anslutning till datasignalöverfö- ringsledningarna i och för utsändning av en avbrottsvektor över datasignalöverföringsledningarna såsom gensvar på att 447 172 19 det särskiljande organet indikerar att dataenheten har till- träde härtill.
2. Dataenhet enligt krav 1, k ä n n e t e c k n a d av att mottagningsorganet för avbrottsbeviljande signaler inne- fatter ett bistabilt organ (204) med ett tillstånd känsligt för koincidensen av utsändningen av en avbrottsbegärande sig- nal och för mottagningen av en avbrottsbeviljande signal i och för iståndsättning av det särskiljande organet.
3. Dataenhet enligt krav 2, k ä n n e t e c k n a d av att databehandlingssystemet innefattar ett flertal dataenhe- ter avsedda att anslutas till systembussen, varvid varje dataenhet är avsedd att anslutas till en särskiljningssignal- ledning, särskiljningssignalledningarna är ordnade enligt en förutbestämd prioritet, samt varvid det särskiljande organet innefattar: a) ett utsändningsorgan för särskiljningssignaler (259) för anslutning till en särskiljningssignalledning med en förutbe- stämd prioritet och känsligt för koincidensen av en avbrotts- begärande signal som utsänts av dataenheten och mottagandet av en avbrottsbeviljande signal i och för utsändning av en särskiljande signal däröver, och b) ett mottagningsorgan för särskiljande signaler (rutan ansluten till ledningarna 41) anslutet till utsändningsorga- net för särskiljningssignaler och för anslutning till de sär- skiljningssignalledningar som har högre prioriteter än prio- riteten av ledningen för anslutning till nämnda utsändnings- organ av särskiljningssignaler, varvid dataenheten har till- träde till datasígnalledningarna när utsändningsorganet ut- sänder en särskiljande signal och mottagningsorganet för sär- skiljande signaler ej mottager några särskiljande signaler. 447 172 J 20
4. Dataenhet enligt krav 3, k ä n n e t e c k n a d av att systembussen vidare innefattar en upptaget-ledning (48L att dataenheten innefattar ett organ (257) känsligt för koin- cidensen av (i) frånvaron av en upptaget-signal och (ii) att det särskiljande organet indikerar att dataenheten har till- träde till datasignalledningarna för iståndsättning av ut- sändningsorganet för datasignaler i och för utsändning av datasignaler över datasignalledningarna.
5. Dataenhet enligt krav 4, k ä n n e t e c k n a d av att utsändningsorganet för datasignaler innefattar: a) ett kommando-utsändande organ (260) för anslutning till datasignalledningarna i och för utsändning av ett kommando indikerande en överföringsriktning; och b)" ett informationsutsändningsorgan (261) anslutet till kommandoutsändningsorganet samt för anslutning till datasig- nalledningarna som överför avbrottsvektorn över datasignal- ledningarna sedan kommandoutsändningsorganet har utsänt ett kommando. .n
SE8502345A 1980-10-20 1985-05-10 Dataenhet for anslutning till en systembuss i ett databehandlingssystem SE447172B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/198,528 US4381542A (en) 1980-10-20 1980-10-20 System for interrupt arbitration

Publications (3)

Publication Number Publication Date
SE8502345L SE8502345L (sv) 1985-05-10
SE8502345D0 SE8502345D0 (sv) 1985-05-10
SE447172B true SE447172B (sv) 1986-10-27

Family

ID=22733757

Family Applications (2)

Application Number Title Priority Date Filing Date
SE8203582A SE447171B (sv) 1980-10-20 1982-06-09 Databehandlingssystem
SE8502345A SE447172B (sv) 1980-10-20 1985-05-10 Dataenhet for anslutning till en systembuss i ett databehandlingssystem

Family Applications Before (1)

Application Number Title Priority Date Filing Date
SE8203582A SE447171B (sv) 1980-10-20 1982-06-09 Databehandlingssystem

Country Status (14)

Country Link
US (1) US4381542A (sv)
EP (1) EP0062667B1 (sv)
JP (1) JPS57501700A (sv)
AR (1) AR228463A1 (sv)
AU (1) AU538251B2 (sv)
CA (1) CA1171182A (sv)
DE (1) DE3152435T1 (sv)
ES (1) ES8303745A1 (sv)
GB (3) GB2147719B (sv)
IT (1) IT1144899B (sv)
MX (1) MX151066A (sv)
NL (1) NL8120397A (sv)
SE (2) SE447171B (sv)
WO (1) WO1982001430A1 (sv)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602327A (en) * 1983-07-28 1986-07-22 Motorola, Inc. Bus master capable of relinquishing bus on request and retrying bus cycle
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
US4628449A (en) * 1983-11-14 1986-12-09 Tandem Computers Incorporated Vector interrupt system and method
US4641266A (en) * 1983-11-28 1987-02-03 At&T Bell Laboratories Access-arbitration scheme
US4648029A (en) * 1984-08-27 1987-03-03 International Business Machines Corporation Multiplexed interrupt/DMA request arbitration apparatus and method
US4757446A (en) * 1986-04-01 1988-07-12 Wang Laboratories, Inc. High-speed link for connecting peer systems
US5077662A (en) * 1986-04-11 1991-12-31 Ampex Corporation Microprocessor control system having expanded interrupt capabilities
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
US4905137A (en) * 1987-12-18 1990-02-27 North American Philips Corporation Signetics Division Data bus control of ROM units in information processing system
US5261057A (en) * 1988-06-30 1993-11-09 Wang Laboratories, Inc. I/O bus to system interface
EP0349905B1 (de) * 1988-07-07 1994-08-24 Siemens Aktiengesellschaft Schaltungsanordnung zur Prioritätsauswahl
US5081578A (en) * 1989-11-03 1992-01-14 Ncr Corporation Arbitration apparatus for a parallel bus
US5212796A (en) * 1990-01-02 1993-05-18 Motorola, Inc. System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions
US5138709A (en) * 1990-04-11 1992-08-11 Motorola, Inc. Spurious interrupt monitor
US5261105A (en) * 1990-05-04 1993-11-09 Thinking Machines Corporation System for transferring blocks of data among diverse units having cycle identifier signals to identify different phase of data transfer operations
US5276887A (en) * 1991-06-06 1994-01-04 Commodore Electronics Limited Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol
US5590380A (en) * 1992-04-22 1996-12-31 Kabushiki Kaisha Toshiba Multiprocessor system with processor arbitration and priority level setting by the selected processor
EP0576764A1 (en) * 1992-06-30 1994-01-05 International Business Machines Corporation Method and apparatus for managing the access to a resource by several users in a data processing system
US5758157A (en) * 1992-12-31 1998-05-26 International Business Machines Corporation Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes
US5734844A (en) * 1993-10-08 1998-03-31 Cyrix Corporation Bidirectional single-line handshake with both devices driving the line in the same state for hand-off
US6002877A (en) * 1994-03-23 1999-12-14 Fujitsu Limited Interrupt control method for controlling an interrupt from a peripheral device to a processor
JPH07262023A (ja) * 1994-03-23 1995-10-13 Fujitsu Ltd 割込制御方式
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
US7529875B2 (en) * 2003-08-20 2009-05-05 International Business Machines Corporation Assigning interrupts for input/output (I/O) devices among nodes of a non-uniform memory access (NUMA) system
DE102013204443A1 (de) 2013-03-14 2014-10-02 Carl Zeiss Smt Gmbh Optische Baugruppe zur Lichtleitwerterhöhung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3815099A (en) * 1970-04-01 1974-06-04 Digital Equipment Corp Data processing system
US3836889A (en) * 1973-03-23 1974-09-17 Digital Equipment Corp Priority interruption circuits for digital computer systems
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
JPS5428260B2 (sv) * 1974-09-02 1979-09-14
JPS52119039A (en) * 1976-03-31 1977-10-06 Hitachi Ltd Input output controlling device
JPS533137A (en) * 1976-06-30 1978-01-12 Toshiba Corp Interruption control system
ES474428A1 (es) * 1977-10-25 1979-04-16 Digital Equipment Corp Un sistema de tratamiento de datos.
GB2076191B (en) * 1978-12-26 1983-06-02 Honeywell Inf Systems Improvements in or relating to terminal systems for data processors
GB2044499B (en) * 1979-03-12 1983-11-16 Digital Equipment Corp Data processing system

Also Published As

Publication number Publication date
GB2095876B (en) 1985-07-17
IT8168350A0 (it) 1981-10-19
SE8203582L (sv) 1982-06-09
ES506339A0 (es) 1983-02-01
GB8413500D0 (en) 1984-07-04
MX151066A (es) 1984-09-20
NL8120397A (sv) 1982-08-02
AU538251B2 (en) 1984-08-02
CA1171182A (en) 1984-07-17
SE447171B (sv) 1986-10-27
IT1144899B (it) 1986-10-29
WO1982001430A1 (en) 1982-04-29
JPS57501700A (sv) 1982-09-16
GB2095876A (en) 1982-10-06
EP0062667B1 (en) 1989-03-15
DE3152435C2 (sv) 1990-02-22
SE8502345L (sv) 1985-05-10
ES8303745A1 (es) 1983-02-01
EP0062667A1 (en) 1982-10-20
GB8410822D0 (en) 1984-06-06
AR228463A1 (es) 1983-03-15
US4381542A (en) 1983-04-26
SE8502345D0 (sv) 1985-05-10
GB2147719A (en) 1985-05-15
DE3152435T1 (de) 1982-11-18
GB2147719B (en) 1985-09-04
EP0062667A4 (en) 1984-11-22
AU7726081A (en) 1982-05-11

Similar Documents

Publication Publication Date Title
SE447172B (sv) Dataenhet for anslutning till en systembuss i ett databehandlingssystem
US4961140A (en) Apparatus and method for extending a parallel synchronous data and message bus
US6029204A (en) Precise synchronization mechanism for SMP system buses using tagged snoop operations to avoid retries
US4404628A (en) Multiprocessor system
US4130865A (en) Multiprocessor computer apparatus employing distributed communications paths and a passive task register
EP0194462B1 (en) System bus means for inter-processor communication
CA1070795A (en) Priority interrupt mechanism
US4006466A (en) Programmable interface apparatus and method
EP0166272B1 (en) Processor bus access
EP0087367B1 (en) Interchangeable interface circuitry arrangements for use with a data processing system
US4124891A (en) Memory access system
US5214759A (en) Multiprocessors including means for communicating with each other through shared memory
US5666515A (en) Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address
GB1596519A (en) Cache memory system
US5261105A (en) System for transferring blocks of data among diverse units having cycle identifier signals to identify different phase of data transfer operations
NO170309B (no) Spesielle funksjonsrammer i et lokalt omraadenett
EP0358716A1 (en) NODE FOR SUPPORTING INTERRUPTION REQUEST MESSAGES ON A BUS ON HOLD.
US5136714A (en) Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system
US5978938A (en) Fault isolation feature for an I/O or system bus
US3716837A (en) Interrupt handling
US6968431B2 (en) Method and apparatus for livelock prevention in a multiprocessor system
GB1595471A (en) Computer system
EP0067294B1 (en) Data processing apparatus with master/slave control
CA1114517A (en) Data processing system with read operation splitting
EP0546354A2 (en) Interprocessor communication system and method for multiprocessor circuitry

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8502345-5

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 8502345-5

Format of ref document f/p: F