DE3152435T1 - Improved system for interrupt arbitration - Google Patents

Improved system for interrupt arbitration

Info

Publication number
DE3152435T1
DE3152435T1 DE813152435T DE3152435T DE3152435T1 DE 3152435 T1 DE3152435 T1 DE 3152435T1 DE 813152435 T DE813152435 T DE 813152435T DE 3152435 T DE3152435 T DE 3152435T DE 3152435 T1 DE3152435 T1 DE 3152435T1
Authority
DE
Germany
Prior art keywords
interrupt
signal
transmission
access control
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE813152435T
Other languages
English (en)
Other versions
DE3152435C2 (de
Inventor
David A Cane
Paul Binder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE3152435T1 publication Critical patent/DE3152435T1/de
Application granted granted Critical
Publication of DE3152435C2 publication Critical patent/DE3152435C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

Leerseite

Claims (1)

  1. » <♦ 9
    DIPL.-PHYS. F. ENDLICH ~ 1"" **eERMEVINQ'* *j "Ϊ"ΐ9 82 ε/αχ PATENTANWALT " 18t Juni 1982 E/AX
    MÖNCHEN 84 36 M
    TELEGRAMMADRESSE:
    CABLEADDRESS: PATENDLICHMONCHEN
    DIPL.-PHYS. F. ENDLICH, POSTFACH. D-6034 QERMERINQ
    TELEX: 621730 pate d
    Meine Akte: D-4967 P .31 52 435.4
    Anmelderin: Digital Equipment Corporation, Maynard, MA, USA
    j Patentansprüche
    1j. Datenverarbeitungssystein, bestehend aus:
    (A) einer Systemverbindungseinrichtung mit einer Einrichtung zur Übertragung von Unterbrechungsanforderungssignalen, Unterbrechungsgewährungssignalen, Buszugriff-Steuersignalen und Informationssignalen;
    (B) einer Zentraleinheit zur Verarbeitung von Daten in Abhängigkeit von Befehlen, mit
    1) einer Einrichtung zur Erzielung eines Betriebsprioritätsniveaus für die Zentraleinheit, und
    2) einer Prozessorunterbrechungs-Entscheidungseinrichtung, die an die Unterbrechungsanforderungssignal-Übertragungseinrichtung, die Unterbrechungsgewährungssignal-Übertragungseinrichtung und die Betriebsprioritätsniveaueinrichtung angeschlossen ist, um den Betrieb der Zentraleinheit in Abhängigkeit von dem Empfang eines Unterbrechungsanforderungssignals zu unterbrechen, das ein Prioritätsniveau hat, welches das Betriebsprioritätsniveau der Zentraleinheit überschreitet, sowie zur Übertragung eines Unterbrechungsgewährungssignals;
    (C) mindestens einer Dateneinheit zur Steuerung einer übertragung -von Signalen über die Systemverbindungseinrichtung, mit
    1) Prozessorunterbrechungseinrichtung, die mit der Unterbrechungsanforderungs-Signalübertragungseinrichtung und
    der Unterbrechungsgewäfarungs-Signalübertragungseinrichtung zur Übertragung, eines Unterbrechungsanforderungssignals und zum Empfang eines Unterbrechungsgewährungssignals verbunden ist;
    2) einer Buszugriffsteuereinrichtung, die mit der Prozessorunterbrechungseinrichtung und der Buszugriff-Steuersignalübertjffagungseinrichtung verbunden ist, .um den Zugriff der Dateneinheit zu der Systemverbindungseinrichtung in Abhängigkeit von Buszugriffsteuersignalen zu steuern, und mit
    3) einer Unterbrechungsvektor-Übertragungseinrichtung, die mit der Informationsübertragungseinrichtung, der Bus zugriff steuereinrichtung und der Prozessoj?_jinterbrechungseinrichtung zur Übertragung eines Unter- . brechungsvektors über die Informationsübertragungseinrichtung verbunden ist.
    Datenverarbeitungssystem nach Anspruch 1, das eine Zentraleinheit zum Empfang von Unterbrechungsanforderungssignalen und zur übertragung von Unterbrechungsgewährungssignalen enthält, sowie ein Verbindungssystem mit einer Unterbrechungsanforderungs-Signalübertragungseinrichtung, einer Unterbrechungsgewährungs-Signalübertragungseinrichtung, einer Buszugriff-Steuersignalübertragungseinrichtung und einer Informationssignalübertragungseinrichtung, dad u.r c h gekennzeichnet, daß eine Dateneinheit vorgesehen ist, bestehend aus:
    1) einer Prozessorunterbrechungseinrichtung, die mit der
    Unterbrechungsanforderungs-Signalübertragungseinrichtung und der Unterbrechungsgewährungs-Signalübettragungseinrichtung verbunden ist, um ein Uriterbrechungsanforderungssignal zu übertragen und ein Unterbrechungsgewährungssignal zu empfangen; und
    2) einer Buszugriff-Steuereinrichtung,die mit der Prozessorunterbrechungseinrichtung und der Buszugriff-Steuersignalübertragungseinrichtung verbunden ist, um den Zugriff der Dateneinheit zu der Systemverbindungseinrichtung in Abhängigkeit von Bus zugriff-Steuersignalen
    zu steuern; und
    3) einer Unterbrechungsvektor-Übertragungseinheit, die mit der Informationsübertragungseinrichtung, der Buszugriff-Steuereinrichtung und der Prozessorunterbrechungseinrichtung verbunden ist, um einen Unterbrechungsvektor über die Informationsübertragungseinrichtung zu übertragen.
    Datenverarbeitungssystem nach Anspruchs, da d u r c h gekennzeichnet, daß die Signalübertragungseinrichtung für die Anerkennung der Unterbrechungsgewährung mit der Unterbrechungsanforderungs-Signalübertragungseinrichtung verbunden ist und eine bistabile Einrichtung mit einem ersten,auf die Koinzidenz der Übertragung eines Unterbrechungsanforderungssignals und den Empfang eines Unterbrechungsgewährungssignals für die übertragung des Unterbrechungsgewährungs-Anerkennungssignals ansprechenden Zustands aufweist, sowie ferner auf das zweite, die Datenübertragung beendende Unterbrechungsanforderungssignal zur Beendigung der Übertragung des Unterbrechungsgewährungs-Anerkennungssignals.
    Datenverarbeitungssystem nach Anspruch 3, dadurch gekenn zei chnet, daß die Zugriffsteuereinrichtung eine
    -1) Zugriffanforderungseinrichtung enthält, . die mit der Übertragungsanforderungssignal-übertragungseinrichtung verbunden ist und auf die Koinzidenz eines Unterbrechungsanforderungssignals und den Empfang eines Unterbrechungsgewährungs sign als und auf ein Unterbrechungsgewährungs-Anerkennungssignal zur Übertragung eines Buszugriff-Steuersignäls auf die Buszügriff-Steuersignaleinrichtung anspricht, sowie
    2) eine mit der Buszugriff-Steuereinrichtung und der Zu-• griffsteuersignal-Übertragungseinrichtung verbundene Einrichtung zum Empfang mindestens der ZugriffSteuersignale von allen Nexus-Elementen mit einer höheren Priorität als. das zweite Nexus-Element, um die Informations-Signalübertragungseinrichtung zu aktivieren,
    wenn das zweite Nexus-Element das höchste Prioritätsniveau hat;
    Datenverarbeitungssystem nach Anspruch 4/ dadurch gekennzeichnet, daß das System-Verbindungs-Nexus-Element eine Einrichtung zur Übertragung eines Signals enthält, welches anzeigt, ob eine übertragung auf der Informationssignalübertragungseinrichtung stattfindet, daß . eine Informationsübertragung erste Signale enthält, welche die Übertragungsrichtung und den Ort im Hinblick darauf identifiziert, wohin die Übertragung erfolgen soll, daß zweite Signale die zu übertragende Information bilden, daß die zweite Dateneinrichtung eine Einrichtung enthält, die auf die Koinzidenz des Ubertragungsanzeigesignals anspricht, welches anzeigt, daß keine Übertragung über die Informationssignalübertragungseinrichtung erfolgt, mit der Aktivierung einer Informationsübertragung durch die Zugriffsteuereinrichtung und mit der Übertragung eines Unterbrechungsgewährungs-Anerkennungssignals zur Erzeugung eines die übertragung des ersten Signals über die Informationssignalübertragungsleitung aktivierenden Signals.
    Datenverarbeitungssystem nach Anspruch 5, dadurch gekenn zeichnet, daß die Informationssignal-Übertragungseinrichtung eine Einrichtung enthält, die auf das erste, ein Signal aktivierende Signal anspricht, um 'danach ein Signal zu erzeugen, das die übertragung der zweiten Informationssignale über die Informationssignalübertragungseinrichtüng ermöglicht.
    Datenverarbeitungssystem nach Anspruch 5, dadurch gekenn ze i chnet, daß die Unterbrechungsgewährungs-Anerkennungssignal'-Übertragungseinrichtung eine Einrichtung enthält, die auf die Erzeugung eines ersten Signalübertragungs-Aktivierungssignals anspricht, um die Übertragung des Unterbrechungsgewährungs-Anerkennungssignals zu unterbrechen.
    8. Datenverarbeitungssystem nach Anspruch 1, mit einem Prozessor, der mit einer Systemverbindungseinrichtung verbunden ist, die eine Einrichtung zur übertragung von Buszugriff Steuersignalen, Informationssignalen, Unterbrechungsanforderungssignalen und Unterbrechungsgewährungssignalen enthält, dadurch gekennzeichn et, daß eine Dateneinrichtung vorgesehen ist, die
    a) eine ünterbrechungsanforderungseinrichtung enthält, die mit der Unterbrechungsanforderungs-Signalübertragungseinrichtung verbunden ist,., um Signale zu übertragen, die eine Unterbrechung des Prozessors über die Unterbrechungsanforderungs-Signalübertragungseinrichtung anfordern;
    b) eine Unterbrechungsgewährungssignale empfangende Einrichtung, die mit der Unterbrechungsgewährungs-Signalübertragungseinrichtung verbunden ist, um ein Signal zu empfangen, welches anzeigt, daß der Prozessor die Unterbrechung annehmen wird;
    c) eine Buszugriffsteuereinrichtung, die mit der Buszugriff-Steuersignalübertragungseinrichtung zur übertragung von Buszugriffsteuersignalen und zur Steuerung des Zugriffs der Dateneinrichtung zu der Systemverbindungseinrichtung in Abhängigkeit von den. Buszugriffsteuersignalen verbunden ist;sowie
    'd) eine Informationsübertragungseinrichtung enthält, die auf den Empfang eines Unterbrechungsgewährungssignals anspricht, sowie auf das Nexus-Element, das Zugriff zu der Systemverbindungseinrichtung zur Übertragung von Unter-, brechungsinformationen über die Informationssignalübertragungseinrichtung hat,wobei das Nexus-Element zuerst ein Unterbrechungssignal empfängt, welches anzeigt, daß die Unterbrechung gewährt wurde und danach Unterbrechungsinformationen über die Informatiorissignalüber-•tragungseinrichtung überträgt,nachdem dessen Zugriffsteuereinrichtung einen Zugriff dazu erhalten hat.
DE813152435T 1980-10-20 1981-10-20 Improved system for interrupt arbitration Granted DE3152435T1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/198,528 US4381542A (en) 1980-10-20 1980-10-20 System for interrupt arbitration
PCT/US1981/001405 WO1982001430A1 (en) 1980-10-20 1981-10-20 Improved system for interrupt arbitration

Publications (2)

Publication Number Publication Date
DE3152435T1 true DE3152435T1 (de) 1982-11-18
DE3152435C2 DE3152435C2 (de) 1990-02-22

Family

ID=22733757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE813152435T Granted DE3152435T1 (de) 1980-10-20 1981-10-20 Improved system for interrupt arbitration

Country Status (14)

Country Link
US (1) US4381542A (de)
EP (1) EP0062667B1 (de)
JP (1) JPS57501700A (de)
AR (1) AR228463A1 (de)
AU (1) AU538251B2 (de)
CA (1) CA1171182A (de)
DE (1) DE3152435T1 (de)
ES (1) ES8303745A1 (de)
GB (3) GB2147719B (de)
IT (1) IT1144899B (de)
MX (1) MX151066A (de)
NL (1) NL8120397A (de)
SE (2) SE447171B (de)
WO (1) WO1982001430A1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602327A (en) * 1983-07-28 1986-07-22 Motorola, Inc. Bus master capable of relinquishing bus on request and retrying bus cycle
US4769768A (en) * 1983-09-22 1988-09-06 Digital Equipment Corporation Method and apparatus for requesting service of interrupts by selected number of processors
AU562975B2 (en) * 1983-09-22 1987-06-25 Digital Equipment Corporation Message oriented interrupt mechanism for multiprocessor systems
US4763249A (en) * 1983-09-22 1988-08-09 Digital Equipment Corporation Bus device for use in a computer system having a synchronous bus
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
US4628449A (en) * 1983-11-14 1986-12-09 Tandem Computers Incorporated Vector interrupt system and method
US4641266A (en) * 1983-11-28 1987-02-03 At&T Bell Laboratories Access-arbitration scheme
US4648029A (en) * 1984-08-27 1987-03-03 International Business Machines Corporation Multiplexed interrupt/DMA request arbitration apparatus and method
US4757446A (en) * 1986-04-01 1988-07-12 Wang Laboratories, Inc. High-speed link for connecting peer systems
US5077662A (en) * 1986-04-11 1991-12-31 Ampex Corporation Microprocessor control system having expanded interrupt capabilities
US4942517A (en) * 1987-10-08 1990-07-17 Eastman Kodak Company Enhanced input/output architecture for toroidally-connected distributed-memory parallel computers
US4905137A (en) * 1987-12-18 1990-02-27 North American Philips Corporation Signetics Division Data bus control of ROM units in information processing system
US5261057A (en) * 1988-06-30 1993-11-09 Wang Laboratories, Inc. I/O bus to system interface
DE58908227D1 (de) * 1988-07-07 1994-09-29 Siemens Ag Schaltungsanordnung zur Prioritätsauswahl.
US5081578A (en) * 1989-11-03 1992-01-14 Ncr Corporation Arbitration apparatus for a parallel bus
US5212796A (en) * 1990-01-02 1993-05-18 Motorola, Inc. System with modules using priority numbers related to interrupt vectors for bit-serial-arbitration on independent arbitration bus while CPU executing instructions
US5138709A (en) * 1990-04-11 1992-08-11 Motorola, Inc. Spurious interrupt monitor
US5261105A (en) * 1990-05-04 1993-11-09 Thinking Machines Corporation System for transferring blocks of data among diverse units having cycle identifier signals to identify different phase of data transfer operations
US5276887A (en) * 1991-06-06 1994-01-04 Commodore Electronics Limited Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol
US5590380A (en) * 1992-04-22 1996-12-31 Kabushiki Kaisha Toshiba Multiprocessor system with processor arbitration and priority level setting by the selected processor
EP0576764A1 (de) * 1992-06-30 1994-01-05 International Business Machines Corporation Verfahren und Vorrichtung zur Verwaltung von Zugriffen auf ein Betriebsmittel von mehreren Benutzern in einem Datenverarbeitungssystem
US5758157A (en) * 1992-12-31 1998-05-26 International Business Machines Corporation Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes
US5734844A (en) * 1993-10-08 1998-03-31 Cyrix Corporation Bidirectional single-line handshake with both devices driving the line in the same state for hand-off
US6002877A (en) * 1994-03-23 1999-12-14 Fujitsu Limited Interrupt control method for controlling an interrupt from a peripheral device to a processor
JPH07262023A (ja) * 1994-03-23 1995-10-13 Fujitsu Ltd 割込制御方式
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US6738845B1 (en) * 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
US7529875B2 (en) * 2003-08-20 2009-05-05 International Business Machines Corporation Assigning interrupts for input/output (I/O) devices among nodes of a non-uniform memory access (NUMA) system
DE102013204443A1 (de) 2013-03-14 2014-10-02 Carl Zeiss Smt Gmbh Optische Baugruppe zur Lichtleitwerterhöhung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3815099A (en) * 1970-04-01 1974-06-04 Digital Equipment Corp Data processing system
US3836889A (en) * 1973-03-23 1974-09-17 Digital Equipment Corp Priority interruption circuits for digital computer systems
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
JPS5428260B2 (de) * 1974-09-02 1979-09-14
JPS52119039A (en) * 1976-03-31 1977-10-06 Hitachi Ltd Input output controlling device
JPS533137A (en) * 1976-06-30 1978-01-12 Toshiba Corp Interruption control system
ES474428A1 (es) * 1977-10-25 1979-04-16 Digital Equipment Corp Un sistema de tratamiento de datos.
GB2038517B (en) * 1978-12-26 1983-05-11 Honeywell Inf Systems Interrupt system
GB2044499B (en) * 1979-03-12 1983-11-16 Digital Equipment Corp Data processing system

Also Published As

Publication number Publication date
US4381542A (en) 1983-04-26
SE447172B (sv) 1986-10-27
SE8502345D0 (sv) 1985-05-10
GB2095876A (en) 1982-10-06
SE8203582L (sv) 1982-06-09
GB2147719A (en) 1985-05-15
GB2095876B (en) 1985-07-17
GB8410822D0 (en) 1984-06-06
IT1144899B (it) 1986-10-29
EP0062667B1 (de) 1989-03-15
EP0062667A4 (de) 1984-11-22
AU538251B2 (en) 1984-08-02
GB8413500D0 (en) 1984-07-04
ES506339A0 (es) 1983-02-01
AR228463A1 (es) 1983-03-15
EP0062667A1 (de) 1982-10-20
IT8168350A0 (it) 1981-10-19
CA1171182A (en) 1984-07-17
WO1982001430A1 (en) 1982-04-29
SE8502345L (sv) 1985-05-10
AU7726081A (en) 1982-05-11
ES8303745A1 (es) 1983-02-01
DE3152435C2 (de) 1990-02-22
JPS57501700A (de) 1982-09-16
SE447171B (sv) 1986-10-27
GB2147719B (en) 1985-09-04
MX151066A (es) 1984-09-20
NL8120397A (de) 1982-08-02

Similar Documents

Publication Publication Date Title
DE3152435T1 (de) Improved system for interrupt arbitration
DE3486199T3 (de) Werkführungssystem.
DE3687811T2 (de) Adressgeneration fuer schaltungseinheiten.
DE68928381T2 (de) Vorrichtung für die Datenübertragung zwischen einem Zentralprozessor und entfernen Peripheriegeräten
DE2362010C2 (de) Verfahren zur Fehlerüberwachung und Fehleralarmauslösung in einem Mikrowellen-Übertragungsnetz sowie Anordnung zur Durchführung des Verfahrens
DE68928452T2 (de) Unterbrechungssteuerung
DE2703394A1 (de) Datenverarbeitungssystem
DE3942661A1 (de) Einrichtung und verfahren zur kommunikation zwischen datenverarbeitungsstationen, insbesondere anwendbar fuer kraftfahrzeuge
DE3829748A1 (de) Modem-system
DE3889944T2 (de) Einrichtung und Verfahren zur Nachrichtenübertragung.
DE69029385T2 (de) Vorrichtung zur seriellen signalübertragung und verfahren zum steuern der polaritätsfestlegung
DE69027342T2 (de) Bidirektionales Datenkommunikationssystem
DE19515194C2 (de) Kommunikationsnetzwerk
EP0503336B1 (de) Einrichtung zur signaltechnisch sicheren Fernsteuerung einer Unterstation in einer Eisenbahnanlage
DE3545293C2 (de)
DE69010132T2 (de) Fernsteuerungs- und fernüberwachungsanlage um einen kontakt unter mehreren kontakten zu öffnen oder zu schliessen.
DE68926382T2 (de) Steuerungssystem für Übertragungsbefehle zwischen zentralen Verarbeitungseinheiten
DE69116960T2 (de) HDB2-Kodeverletzungsdetektor
DE2912928C2 (de) Einrichtung zur Übermittlung binär kodierter Information zur Fernsteuerung von Eisenbahnsignalanlagen
DE69112494T2 (de) Mehrpunktkommunikationssystem.
EP0022986A1 (de) Verfahren zur verschlüsselten Datenübertragung im Halbduplexbetrieb zwischen Datenendeinrichtungen zweier Datenstationen
DE69118618T2 (de) Kodier- und Dekodiervorrichtung mit eigener Taktschaltung
DE4005087C1 (en) Connector unit for domestic power installation - has adaptor for specific function allowing data transmission via bus and data lines
EP0367392A3 (de) Datenübertragungssystem
EP0348810B1 (de) Verfahren zur Adressierung von Prozessoreinheiten und Schaltungsanordnung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee
8110 Request for examination paragraph 44
8170 Reinstatement of the former position
8125 Change of the main classification

Ipc: G06F 13/26

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee