JPS6080338A - バス監視回路 - Google Patents
バス監視回路Info
- Publication number
- JPS6080338A JPS6080338A JP58188270A JP18827083A JPS6080338A JP S6080338 A JPS6080338 A JP S6080338A JP 58188270 A JP58188270 A JP 58188270A JP 18827083 A JP18827083 A JP 18827083A JP S6080338 A JPS6080338 A JP S6080338A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- bus
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は複数の装置が共通バスを経由して信号を送受信
するシステムに係り、特に該信号の共通バスに対する送
出順序の異常を監視するバス監視回路に関す。
するシステムに係り、特に該信号の共通バスに対する送
出順序の異常を監視するバス監視回路に関す。
（ｂ） 技術の背景
第１図は本発明の対象となるシステムの一例を示す図で
あり、第２図は第１図における信号の送出過程の一例を
示す図である。第１図において、処理装置ＰＲＩ乃至Ｐ
Ｒ３は共通バスＢＵＳを経由して相互に信号を送受信す
る。パス競合調整回路ＢＡは、各処理装置ＰＲＩ乃至Ｐ
Ｒ３に対し共通バスＢ ＬＪ Ｓの使用権を付与すると
共に、各処理装置ＰＲＩ乃至ＰＲ３から送出される各種
信号の送出順序の異常を監視する。第１図および第２図
において、時点ｔ１に処理装置ＰＲＩ乃至ＰＲ３から共
通バスＢＵＳの使用要求信号ｓｌｌ乃至Ｓ１３が共通バ
スＢＵＳに送出されると、バス競合調整回路ＢＡは所定
の優先順位に基づき特定の処理装置（例えばＰＲ２）に
共通バスＢＵＳの使用権を付与することに決定し、時点
ｔ２に使用許可信号３２２を処理装置ＰＲ２に返送し、
処理装置ＰＲ２に共通バスＢＵＳの使用権を付与する。
あり、第２図は第１図における信号の送出過程の一例を
示す図である。第１図において、処理装置ＰＲＩ乃至Ｐ
Ｒ３は共通バスＢＵＳを経由して相互に信号を送受信す
る。パス競合調整回路ＢＡは、各処理装置ＰＲＩ乃至Ｐ
Ｒ３に対し共通バスＢ ＬＪ Ｓの使用権を付与すると
共に、各処理装置ＰＲＩ乃至ＰＲ３から送出される各種
信号の送出順序の異常を監視する。第１図および第２図
において、時点ｔ１に処理装置ＰＲＩ乃至ＰＲ３から共
通バスＢＵＳの使用要求信号ｓｌｌ乃至Ｓ１３が共通バ
スＢＵＳに送出されると、バス競合調整回路ＢＡは所定
の優先順位に基づき特定の処理装置（例えばＰＲ２）に
共通バスＢＵＳの使用権を付与することに決定し、時点
ｔ２に使用許可信号３２２を処理装置ＰＲ２に返送し、
処理装置ＰＲ２に共通バスＢＵＳの使用権を付与する。
該使用許可信号ｓ２２を受信した処理装置ＰＲ２は、共
通ハスＢＵＳに対し時点ｔ３にアドレスａを送出開始し
、時点ｔ４にアドレスストローブ信号Ｓ３を送出する。
通ハスＢＵＳに対し時点ｔ３にアドレスａを送出開始し
、時点ｔ４にアドレスストローブ信号Ｓ３を送出する。
該アドレスａおよびアドレスストローブ信号Ｓ３は共通
バスＢＵＳを経由して処理装置ＰＲＩ、ＰＲ，３および
バス競合調整回路ＢＡに伝達される。処理装置ＰＲＩお
よびＰＲ３は受信したアドレスａを自装置に付与されて
いるアドレスａと比較し、一致した処理装置（例えばＰ
Ｒｌ）は時点ｔ５に所要のデータｄを共通ノ＼スＢＵＳ
に送出開始し、時点ｔ６にデータストローブ信号Ｓ４を
共通バスＢＵＳに送出する。データｄを受信した処理装
置ＰＲ２が時点ｔ７に使用要求信号ｓ１２、アドレスａ
およびアドレスストローブ信号Ｓ３を送出停止し、処理
装置ＰＲＩが時点ｔ８にデータｄおよびデータストロー
ブ信号Ｓ４を送出停止すると、バス競合調整回路ＢＡは
処理装置ＰＲ２から共通バスＢＵＳの使用権を解除し、
前述と同様の過程で共通バスＢＵＳの使用権を要求中の
処理装置ＰＲ１またはＰＲ３に付与する。
バスＢＵＳを経由して処理装置ＰＲＩ、ＰＲ，３および
バス競合調整回路ＢＡに伝達される。処理装置ＰＲＩお
よびＰＲ３は受信したアドレスａを自装置に付与されて
いるアドレスａと比較し、一致した処理装置（例えばＰ
Ｒｌ）は時点ｔ５に所要のデータｄを共通ノ＼スＢＵＳ
に送出開始し、時点ｔ６にデータストローブ信号Ｓ４を
共通バスＢＵＳに送出する。データｄを受信した処理装
置ＰＲ２が時点ｔ７に使用要求信号ｓ１２、アドレスａ
およびアドレスストローブ信号Ｓ３を送出停止し、処理
装置ＰＲＩが時点ｔ８にデータｄおよびデータストロー
ブ信号Ｓ４を送出停止すると、バス競合調整回路ＢＡは
処理装置ＰＲ２から共通バスＢＵＳの使用権を解除し、
前述と同様の過程で共通バスＢＵＳの使用権を要求中の
処理装置ＰＲ１またはＰＲ３に付与する。
なおバス競合調整回路ＢＡは、共通バスＢＵＳに送出さ
れる使用許可信号ｓ２１乃至ｓ２３、アドレスストロー
ブ信号Ｓ３およびデータストｌコープ信号Ｓ４の送出順
序を監視するバス監視回路を具備する。
れる使用許可信号ｓ２１乃至ｓ２３、アドレスストロー
ブ信号Ｓ３およびデータストｌコープ信号Ｓ４の送出順
序を監視するバス監視回路を具備する。
（Ｃ１従来技術と問題点
この種システムにおける従来ある）Ｎス監視回路は、・
使用許可信号ｓ２１乃至ｓ２３、アドレスストローブ信
号Ｓ３およびデータストローブ信号Ｓ４の送出順序を監
視する為に専用の論理回路を構成していた。該論理回路
は、信号の種別および送出順序が既定の場合には正否を
判定可能であるが、信号の種別および送出順序が変更と
なった場合には監視が出来なくなり、新たな信号種別お
よび送出順序に合致した論理回路を作成する必要がある
という欠点があった。
使用許可信号ｓ２１乃至ｓ２３、アドレスストローブ信
号Ｓ３およびデータストローブ信号Ｓ４の送出順序を監
視する為に専用の論理回路を構成していた。該論理回路
は、信号の種別および送出順序が既定の場合には正否を
判定可能であるが、信号の種別および送出順序が変更と
なった場合には監視が出来なくなり、新たな信号種別お
よび送出順序に合致した論理回路を作成する必要がある
という欠点があった。
ｆｄｌ 発明の目的
本発明の目的は、前述の如き従来あるバス監視回路の欠
点を除去し、前記システムにおける共通バスに送出され
る信号の種別および送出順序が変更された場合にも、引
続き監視し得るバス監視回路を実現することに在る。゛ （ｅｌ 発明の構成 この目的は、複数の装置が共通ハスを経由して信号を送
受信するシステムにおいて、前記信号と送出順序番号と
をアドレスとし、該信号の送出順序の異常を示す信号を
記憶する続出専用メモリを設け、前記共通ハスに送出さ
れる信号および前記送出順序番号をアドレスとして所定
周期毎に前記読出専用メモリに入力し、該読出専用メモ
リから読出される前記異常を示す信号により前記共通／
マスに送出される信号の送出順序の異常を監視すること
により達成され、また、前記信号と送出順序番号とをア
ドレスとし、該信号の送出順序の異常を示す信号を記憶
する読出専用メモリと、前記共通バスに送出される信号
および前記送出順序番号をアドレスとして所定周期毎に
前記読出専用メモリに入力した場合に該読出専用メモリ
から異常を示す信号が読出された回数を計数する計数回
路と、該計数回路の計数出力をアドレスとして前記共通
バスに送出される信号を記憶する随時書込続出メモリと
を設けることにより、前記共通）＼スに送出される信号
の送出順序の異常を記録することにより達成される。
点を除去し、前記システムにおける共通バスに送出され
る信号の種別および送出順序が変更された場合にも、引
続き監視し得るバス監視回路を実現することに在る。゛ （ｅｌ 発明の構成 この目的は、複数の装置が共通ハスを経由して信号を送
受信するシステムにおいて、前記信号と送出順序番号と
をアドレスとし、該信号の送出順序の異常を示す信号を
記憶する続出専用メモリを設け、前記共通ハスに送出さ
れる信号および前記送出順序番号をアドレスとして所定
周期毎に前記読出専用メモリに入力し、該読出専用メモ
リから読出される前記異常を示す信号により前記共通／
マスに送出される信号の送出順序の異常を監視すること
により達成され、また、前記信号と送出順序番号とをア
ドレスとし、該信号の送出順序の異常を示す信号を記憶
する読出専用メモリと、前記共通バスに送出される信号
および前記送出順序番号をアドレスとして所定周期毎に
前記読出専用メモリに入力した場合に該読出専用メモリ
から異常を示す信号が読出された回数を計数する計数回
路と、該計数回路の計数出力をアドレスとして前記共通
バスに送出される信号を記憶する随時書込続出メモリと
を設けることにより、前記共通）＼スに送出される信号
の送出順序の異常を記録することにより達成される。
＋ｆ） 発明の実施例
以下、本発明の一実施例を図面により説明する。
第３図は本発明の一実施例によるノース監視回路を示す
図である。なお、全図を通して同一符号は同一対象物を
示す。第３図において、図示されぬ共通ハスＢＵＳに送
出される使用許可信号３２１乃至Ｓ２３はゲートＧを経
由してフリップフロップ群ＦＦＧに伝達され、またアド
レスストローブ信号Ｓ３およびデータストローブ信号ｓ
４は直接フリップフロップ群ＦＦＧに伝達される。フリ
ップフロップ群ＦＦＧは、使用許可信号ｓ２１乃至５２
３（以下使用許可信号ｓ２と総称する）、アドレススト
ローブ信号ｓ３おらびデータストローブ信号ｓ４、並び
に読出専用メモリＲＯＭから続出される送出順序番号Ｃ
を所定周期で入力されるクロック信号ｃｌｋに同期して
保持し、保持された使用許可信号３２°、アドレススト
ローブ信号３３′１データストローブ信号ｓ ４１およ
び送出順序番号Ｃ°を続出専用メモリＲＯＭに対するア
ドレスとして入力する。続出専用メモリＲＯＭには、使
用許可信号ｓ２、アドレスストローブ信号ｓ３、データ
ストローブ信号ｓ４が送出順序番号Ｃに対応して送出さ
れることが正常である場合には、使用許可信号３２°、
アドレスストローブ信号ｓ３１、データストローブ信号
３４′および送出順序番号Ｃ′により定まるアドレスに
異常信号ｅは格納されず、次の送出順序番号Ｃのみが格
納されている。また使用許可信号ｓ２、アドレスストロ
ーブ信号Ｓ３、データストローブ信号Ｓ４が送出順序番
号Ｃに対応して送出されることが異常である場合には、
使用許可信号３２°、アドレスストローブ信号ｓ３°、
データストローブ信号ｓ４°および送出順序番号Ｃ′に
より定まるアドレスに異常信号ｅと次の送出順序番号Ｃ
とが格納される。
図である。なお、全図を通して同一符号は同一対象物を
示す。第３図において、図示されぬ共通ハスＢＵＳに送
出される使用許可信号３２１乃至Ｓ２３はゲートＧを経
由してフリップフロップ群ＦＦＧに伝達され、またアド
レスストローブ信号Ｓ３およびデータストローブ信号ｓ
４は直接フリップフロップ群ＦＦＧに伝達される。フリ
ップフロップ群ＦＦＧは、使用許可信号ｓ２１乃至５２
３（以下使用許可信号ｓ２と総称する）、アドレススト
ローブ信号ｓ３おらびデータストローブ信号ｓ４、並び
に読出専用メモリＲＯＭから続出される送出順序番号Ｃ
を所定周期で入力されるクロック信号ｃｌｋに同期して
保持し、保持された使用許可信号３２°、アドレススト
ローブ信号３３′１データストローブ信号ｓ ４１およ
び送出順序番号Ｃ°を続出専用メモリＲＯＭに対するア
ドレスとして入力する。続出専用メモリＲＯＭには、使
用許可信号ｓ２、アドレスストローブ信号ｓ３、データ
ストローブ信号ｓ４が送出順序番号Ｃに対応して送出さ
れることが正常である場合には、使用許可信号３２°、
アドレスストローブ信号ｓ３１、データストローブ信号
３４′および送出順序番号Ｃ′により定まるアドレスに
異常信号ｅは格納されず、次の送出順序番号Ｃのみが格
納されている。また使用許可信号ｓ２、アドレスストロ
ーブ信号Ｓ３、データストローブ信号Ｓ４が送出順序番
号Ｃに対応して送出されることが異常である場合には、
使用許可信号３２°、アドレスストローブ信号ｓ３°、
データストローブ信号ｓ４°および送出順序番号Ｃ′に
より定まるアドレスに異常信号ｅと次の送出順序番号Ｃ
とが格納される。
従って、例えば送出順序番号Ｃが時点ｔ２に対応する状
態で使用許可信号ｓ２のみが送出され、アドレスストロ
ーブ信号ｓ３およびデータストローブ信号ｓ４が送出さ
れぬ状態でクロック信号０１ｋがフリップフロップ群Ｆ
ＦＧに入力され、使用許可信号３２′および時点ｔ２
に対応する送出順序番号Ｃ′がアドレスとして続出専用
メモリＲＯＭに入力されると、続出専用メモリＲＯＭか
らは異常信号ｅは読出されず、次の時点ｔ４に対応する
送出順序番号Ｃが出力される。次に時点ｔ４に更にアド
レスストローブ信号ｓ３が送出された状態でクロック信
号ｅｌｋがフリップフロップ群ＦＦＧに入力され、使用
許可信号ｓ２°、アドレスストローブ信号ｓ３“および
時点ｔ４に対応する送出順序番号Ｃ“がアドレスとして
続出専用メモリＲＯＭに入力されると、続出専用メモリ
ＲＯＭからは異常信号ｅは読出されず、次の時点ｔ６に
対応する送出順序番号Ｃが出力される。次に時点ｔ６に
更にデータストローブ信号ｓ４が送出された状態でクロ
ック信号ｃｌｋがフリップフロップ群ＦＦＧに入力され
、使用許可信号３２°、アドレスストローブ信号３３′
、データストローブ信号ｓ４“および時点ｔ６に対応す
る送出順序番号Ｃ１がアドレスとして続出専用メモリＲ
ＯＭに入力されると、続出専用メモリＲＯＭからは異常
信号ｅは読出されず、次の時点ｔ７に対応する送出順序
番号Ｃが出力される。若し時点ｔ４において、アドレス
ストローブ信号Ｓ３が送出されずにデータストローブ信
号ｓ４が送出された状態でクロック信号ｃｌｋがフリッ
プフロップ群ＦＦＧに入力されると、使用許可信号ｓ２
“、データストローブ信号３４′および時点ｔ４に対応
する送出順序番号Ｃ°カミ読出専用メモリＲＯＭにアド
レスとして入力され、続出専用メモリＲＯＭからは異常
信号ｅおよび時点ｔ６に対応する送出順序番号Ｃが読出
される。一方針数回路ＣＮＴは、続出専用メモリＲＯＭ
から異常信号ｅが読出される度に一歩進し、計数出力ｎ
をアドレスとして随時書込続出メモリＲＡＭに入力する
。随時書込続出メモリＲＡＭは、入力される計数出力ｎ
に対応するアドレスに、フリップフロップ群ＦＦＧから
出力される使用許可信号Ｓ２°、データストローブ信号
Ｓ４“および時点ｔ４に対応する送出順序番号Ｃ゛を記
憶する。以上により随時書込続出メモリＲＡＭには、異
常信号ｅが読出専用メモリＲＯＭから読出された順番に
、その時共通バスＢＵＳに送出された使用許可信号ｓ２
、アドレスストローブ信号Ｓ３およびデータストローブ
信号Ｓ４の種類、並びに送出順序番号Ｃが記憶される。
態で使用許可信号ｓ２のみが送出され、アドレスストロ
ーブ信号ｓ３およびデータストローブ信号ｓ４が送出さ
れぬ状態でクロック信号０１ｋがフリップフロップ群Ｆ
ＦＧに入力され、使用許可信号３２′および時点ｔ２
に対応する送出順序番号Ｃ′がアドレスとして続出専用
メモリＲＯＭに入力されると、続出専用メモリＲＯＭか
らは異常信号ｅは読出されず、次の時点ｔ４に対応する
送出順序番号Ｃが出力される。次に時点ｔ４に更にアド
レスストローブ信号ｓ３が送出された状態でクロック信
号ｅｌｋがフリップフロップ群ＦＦＧに入力され、使用
許可信号ｓ２°、アドレスストローブ信号ｓ３“および
時点ｔ４に対応する送出順序番号Ｃ“がアドレスとして
続出専用メモリＲＯＭに入力されると、続出専用メモリ
ＲＯＭからは異常信号ｅは読出されず、次の時点ｔ６に
対応する送出順序番号Ｃが出力される。次に時点ｔ６に
更にデータストローブ信号ｓ４が送出された状態でクロ
ック信号ｃｌｋがフリップフロップ群ＦＦＧに入力され
、使用許可信号３２°、アドレスストローブ信号３３′
、データストローブ信号ｓ４“および時点ｔ６に対応す
る送出順序番号Ｃ１がアドレスとして続出専用メモリＲ
ＯＭに入力されると、続出専用メモリＲＯＭからは異常
信号ｅは読出されず、次の時点ｔ７に対応する送出順序
番号Ｃが出力される。若し時点ｔ４において、アドレス
ストローブ信号Ｓ３が送出されずにデータストローブ信
号ｓ４が送出された状態でクロック信号ｃｌｋがフリッ
プフロップ群ＦＦＧに入力されると、使用許可信号ｓ２
“、データストローブ信号３４′および時点ｔ４に対応
する送出順序番号Ｃ°カミ読出専用メモリＲＯＭにアド
レスとして入力され、続出専用メモリＲＯＭからは異常
信号ｅおよび時点ｔ６に対応する送出順序番号Ｃが読出
される。一方針数回路ＣＮＴは、続出専用メモリＲＯＭ
から異常信号ｅが読出される度に一歩進し、計数出力ｎ
をアドレスとして随時書込続出メモリＲＡＭに入力する
。随時書込続出メモリＲＡＭは、入力される計数出力ｎ
に対応するアドレスに、フリップフロップ群ＦＦＧから
出力される使用許可信号Ｓ２°、データストローブ信号
Ｓ４“および時点ｔ４に対応する送出順序番号Ｃ゛を記
憶する。以上により随時書込続出メモリＲＡＭには、異
常信号ｅが読出専用メモリＲＯＭから読出された順番に
、その時共通バスＢＵＳに送出された使用許可信号ｓ２
、アドレスストローブ信号Ｓ３およびデータストローブ
信号Ｓ４の種類、並びに送出順序番号Ｃが記憶される。
後刻随時書込続出メモリＲＡＭの記憶内容ｆを読出ずこ
とにより、共通バスＢＵＳに送出された信号の送出順序
に異常の発生した状態を知ることが出来る。
とにより、共通バスＢＵＳに送出された信号の送出順序
に異常の発生した状態を知ることが出来る。
以上の説明から明らかな如く、本実施例によれば、続出
専用メモリＲＯＭから異常信号ｅが読出されるか否かに
より、共通バスＢＵＳに送出される信号の送出順序の正
否が識別可能となる。若し信号の種別および送出順序に
変更が生じた場合には、続出専用メモリＲＯＭ （の記
憶内容）を変更することにより、容易に新たな信号の種
別および送出順序を監視することが出来る。また異常信
号ｅが読出された場合に共通バスＢＵＳに送出されてい
た信号の種別、並びに送出順序番号Ｃ°が随時書込読出
メモリＲＡＭに順次記憶される為、共通バスＢｕｓに誤
った順序で送出された信号が発生順に記録されることと
なる。
専用メモリＲＯＭから異常信号ｅが読出されるか否かに
より、共通バスＢＵＳに送出される信号の送出順序の正
否が識別可能となる。若し信号の種別および送出順序に
変更が生じた場合には、続出専用メモリＲＯＭ （の記
憶内容）を変更することにより、容易に新たな信号の種
別および送出順序を監視することが出来る。また異常信
号ｅが読出された場合に共通バスＢＵＳに送出されてい
た信号の種別、並びに送出順序番号Ｃ°が随時書込読出
メモリＲＡＭに順次記憶される為、共通バスＢｕｓに誤
った順序で送出された信号が発生順に記録されることと
なる。
なお、第３図はあく迄本発明の一実施例に過ぎず、例え
ば共通バスＢＵＳに送出される信号の種別は図示される
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変らない。また
本発明の対象となるシステムの構成は、図示されるもの
に限定されぬことは言う迄も無い。
ば共通バスＢＵＳに送出される信号の種別は図示される
ものに限定されることは無く、他に幾多の変形が考慮さ
れるが、何れの場合にも本発明の効果は変らない。また
本発明の対象となるシステムの構成は、図示されるもの
に限定されぬことは言う迄も無い。
（ｇ） 発明の効果
以上、本発明によれば、前記システムにおいて、共通バ
スに送出される信号の種別および送出順序が変更された
場合にも、引続き監視し得るノース監視回路を実現する
ことが可能となる。
スに送出される信号の種別および送出順序が変更された
場合にも、引続き監視し得るノース監視回路を実現する
ことが可能となる。
【図面の簡単な説明】
第１図は本発明の対象となるシステムの一例を示す図、
第２図は第１図における信号の送出過程の一例を示す図
、第３図は本発明の一実施例によるバス監視回路を示す
図である。 図において、ａはアドレス、ＢＡはハス競合調整回路、
ＢＵＳは共通バス、ＣおよびＣ′は送出順序番号、ＣＮ
Ｔは計数回路、ｄはデータ、ｅば異常信号、ｆは記憶内
容、ＦＦＧはフリップフロップ群、Ｇはゲート、ｎは計
数出力、ＰＲＩ乃至ＰＲ３は処理装置、ＲＡＭは随時書
込続出メモリ、ＲＯＭは読出専用メモリ、ｓｌｌ乃至ｓ
１３は使用要求信号、ｓ２１乃至ｓ２３および８２′は
使用許可信号、Ｓ３およびｓ ３ ＋はアドレスストロ
ーブ信号、Ｓ４および５４′はデータストローブ信号、
ｔｌ乃至ｔ８は時点、を示ず。 早 １ ロ ーＩｔ ” ２：２ 妄 ２ 図 茅 ３ 図
第２図は第１図における信号の送出過程の一例を示す図
、第３図は本発明の一実施例によるバス監視回路を示す
図である。 図において、ａはアドレス、ＢＡはハス競合調整回路、
ＢＵＳは共通バス、ＣおよびＣ′は送出順序番号、ＣＮ
Ｔは計数回路、ｄはデータ、ｅば異常信号、ｆは記憶内
容、ＦＦＧはフリップフロップ群、Ｇはゲート、ｎは計
数出力、ＰＲＩ乃至ＰＲ３は処理装置、ＲＡＭは随時書
込続出メモリ、ＲＯＭは読出専用メモリ、ｓｌｌ乃至ｓ
１３は使用要求信号、ｓ２１乃至ｓ２３および８２′は
使用許可信号、Ｓ３およびｓ ３ ＋はアドレスストロ
ーブ信号、Ｓ４および５４′はデータストローブ信号、
ｔｌ乃至ｔ８は時点、を示ず。 早 １ ロ ーＩｔ ” ２：２ 妄 ２ 図 茅 ３ 図
Claims (2)
- （１）複数の装置が共通バスを経由して信号を送受信す
るシステムにおいて、前記信号と送出順序番号とをアド
レスとし、該信号の送出順序の異常を示す信号を記憶す
る続出専用メモリを設け、前記共通バスに送出される信
号および前記送出順序番号をアドレスとして所定周期毎
に前記続出専用メモリに入力し、該読出専用メモリから
続出される前記異常を示す信号により前記共通バスに送
出される信号の送出順序の異常を監視することを特徴と
するバス監視回路。 - （２）複数の装置が共通バスを経由して信号を送受信す
るシステムにおいて、前記信号と送出順序番号とをアド
レスとし、該信号の送出順序の異常を示す信号を記憶す
る続出専用メモリと、前記共通ハスに送出される信号お
よび前記送出順序番号をアドレスとして所定周期毎に前
記読出専用メモリに入力した場合に該続出専用メモリか
ら異常を示す信号が読出された回数を計数する計数回路
と、該計数回路の計数出力をアト°レスとして前記共通
バスに送出される信号を記憶する随時書込続出メモリと
を設けることにより、前記共通バスに送出される信号の
送出順序の異常を記録することを特徴とするバス監視回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188270A JPS6080338A (ja) | 1983-10-07 | 1983-10-07 | バス監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58188270A JPS6080338A (ja) | 1983-10-07 | 1983-10-07 | バス監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6080338A true JPS6080338A (ja) | 1985-05-08 |
Family
ID=16220730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58188270A Pending JPS6080338A (ja) | 1983-10-07 | 1983-10-07 | バス監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6080338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292342A (ja) * | 1987-05-26 | 1988-11-29 | Nec Corp | エラ−検出回路 |
| WO2018012322A1 (ja) * | 2016-07-14 | 2018-01-18 | 日立オートモティブシステムズ株式会社 | 演算装置 |
-
1983
- 1983-10-07 JP JP58188270A patent/JPS6080338A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292342A (ja) * | 1987-05-26 | 1988-11-29 | Nec Corp | エラ−検出回路 |
| WO2018012322A1 (ja) * | 2016-07-14 | 2018-01-18 | 日立オートモティブシステムズ株式会社 | 演算装置 |
| JP2018011214A (ja) * | 2016-07-14 | 2018-01-18 | 日立オートモティブシステムズ株式会社 | 演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2170458C (en) | Multi-cluster computer system | |
| US4888728A (en) | Multipoint link data-transmission control system | |
| GB1445219A (en) | Bus controller for digital computer system | |
| US5778206A (en) | Device for interfacing between a redundant-architecture computer and a means of communication | |
| US4600988A (en) | Memory-programmable control | |
| GB950911A (en) | Modular computer system | |
| SE442352B (sv) | Tidsuppdelningsanordning for access till ett huvudminne anslutet till en enda bussledning mellan en central, prioriterad dator och ett flertal programmerbara perifera datorer | |
| US3764981A (en) | System for transmitting 1-bit information having priority level | |
| US6473821B1 (en) | Multiple processor interface, synchronization, and arbitration scheme using time multiplexed shared memory for real time systems | |
| JPS6080338A (ja) | バス監視回路 | |
| US4866742A (en) | Register circuit with plural registers simultaneously reset when a selected register receives data | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPS59195728A (ja) | デ−タ処理装置 | |
| US6345332B1 (en) | Bus interchange apparatus and dual system for accessing a fault information register without regard to buffer conditions | |
| SU1471191A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
| SU1256037A1 (ru) | Многоканальное устройство дл обмена данными между модул ми вычислительной системы | |
| SU936029A1 (ru) | Буферное запоминающее устройство | |
| SU1359781A1 (ru) | Многоканальное устройство дл обмена информацией | |
| SU1564637A1 (ru) | Многоканальное устройство дл обмена информацией | |
| SU1427368A1 (ru) | Многоканальное устройство дл распределени заданий процессорам | |
| JP2845768B2 (ja) | 時刻情報同期化装置 | |
| JP2540486B2 (ja) | 複数ル−プを用いたデ−タ送受信方法 | |
| JPS63199555A (ja) | 同一シエルフ番号監視装置 | |
| JPH02299054A (ja) | 複数のｆｉｆｏ情報格納装置における優先順位管理方式 | |
| JPS616746A (ja) | 部分書込み制御方式 |