JPS63199555A - 同一シエルフ番号監視装置 - Google Patents
同一シエルフ番号監視装置Info
- Publication number
- JPS63199555A JPS63199555A JP3179987A JP3179987A JPS63199555A JP S63199555 A JPS63199555 A JP S63199555A JP 3179987 A JP3179987 A JP 3179987A JP 3179987 A JP3179987 A JP 3179987A JP S63199555 A JPS63199555 A JP S63199555A
- Authority
- JP
- Japan
- Prior art keywords
- shelf
- match
- circuit
- shelf number
- lpr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 5
- 238000012544 monitoring process Methods 0.000 claims description 7
- 238000012806 monitoring device Methods 0.000 claims description 4
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
同一シェルフＭ程監視装置であって、各シェルフに設け
られたシェルフ番号マツチ回路からそれぞれマツチ信号
を受け、マツチ信号の数が１以外の状態の時誤動作をし
ていると判断する監視回路を設けたものである。
られたシェルフ番号マツチ回路からそれぞれマツチ信号
を受け、マツチ信号の数が１以外の状態の時誤動作をし
ていると判断する監視回路を設けたものである。
［産業上の利用分野］
本発明は、ディジタル交換機の東線装置に用いられる同
一シェルフ番号監視装置に関し、更に詳しくは、東線装
置配下に存在する各々の加入者シェルフのシェルフ番号
が、何らかの原因で同一に設定された場合の誤動作を検
出する同一シェルフ番号監視装置に関するものである。
一シェルフ番号監視装置に関し、更に詳しくは、東線装
置配下に存在する各々の加入者シェルフのシェルフ番号
が、何らかの原因で同一に設定された場合の誤動作を検
出する同一シェルフ番号監視装置に関するものである。
ディジタル交！！ｊ！機の東線装置は、そこに接続され
る複数の加入者回路を制御すると共に各加入者回路から
送られてくる音声データがどの加入者に対応しているか
の識別をするものである。このような識別をするための
制御信号は、実際の音声データを振り分ける信号となる
ので、非常に重要であり、その監視が必要となる。
る複数の加入者回路を制御すると共に各加入者回路から
送られてくる音声データがどの加入者に対応しているか
の識別をするものである。このような識別をするための
制御信号は、実際の音声データを振り分ける信号となる
ので、非常に重要であり、その監視が必要となる。
［従来の技術］
第３図は、ディジタル交１！１機の東線装置の構成概念
図である。図において、ＳＦ１，ＳＦ２．・・・ＳＦｎ
は何れもシェルフで、各シェルフにはそれぞれに割り当
てられたシェルフ番号が設定されている。各シェルフＳ
Ｆ１．ＳＦ２．・・・は、例えば１２０の加入者を担当
しており、内部に１２０の加入者回路ＳＬＣと、この加
入者回路ＳＬＣからの音声データを入力する１２０加入
音分の東線メモリＬＴＳＷ （このメモリにはＢ声デー
タが格納されている）と、ラインプロセッサＬＰＲから
指定されたシェルフ番号が自分のシェルフ番号とマツチ
するものかどうか判定するシェルフ番号マツチ回路ＳＭ
とを含んでいる。
図である。図において、ＳＦ１，ＳＦ２．・・・ＳＦｎ
は何れもシェルフで、各シェルフにはそれぞれに割り当
てられたシェルフ番号が設定されている。各シェルフＳ
Ｆ１．ＳＦ２．・・・は、例えば１２０の加入者を担当
しており、内部に１２０の加入者回路ＳＬＣと、この加
入者回路ＳＬＣからの音声データを入力する１２０加入
音分の東線メモリＬＴＳＷ （このメモリにはＢ声デー
タが格納されている）と、ラインプロセッサＬＰＲから
指定されたシェルフ番号が自分のシェルフ番号とマツチ
するものかどうか判定するシェルフ番号マツチ回路ＳＭ
とを含んでいる。
８８は各シェルフＳＦＩ、ＳＦ２．・・・とラインプロ
セッサＬＰＲとを結ぶバスで、これにはラインコントロ
ールメモリＬＣＭも結合している。
セッサＬＰＲとを結ぶバスで、これにはラインコントロ
ールメモリＬＣＭも結合している。
第４図は、第３図において各シェルフに設けられている
シェルフ番号マツチ回路ＳＭの従来の構成ブロック図で
ある。
シェルフ番号マツチ回路ＳＭの従来の構成ブロック図で
ある。
第４図において、１は自分のシェルフに割り当てられて
いるシェルフ番号の設定回路、２はラインプロセッサＬ
ＰＲから送られたシェルフ番号と、シェルフ番号の設定
回路１に設定された自分のシェルフ番りとが一致するか
どうか判定し、一致する場合マツチ信−号を出力する？
！号マツチ回路、３はマツチ信号を受け、集線メ［りの
リード／ライトを制御するメモリＲ／Ｗ制御回路である
。
いるシェルフ番号の設定回路、２はラインプロセッサＬ
ＰＲから送られたシェルフ番号と、シェルフ番号の設定
回路１に設定された自分のシェルフ番りとが一致するか
どうか判定し、一致する場合マツチ信−号を出力する？
！号マツチ回路、３はマツチ信号を受け、集線メ［りの
リード／ライトを制御するメモリＲ／Ｗ制御回路である
。
このように構成される装置において、各加入者からの富
声データは各シェルフＳＦ１．ＳＦ２゜・・・内のシェ
ルフ番号マツチ回路ＳＭで、ラインプロセッサからのシ
ェルフ番号と一致した場合にのみ、そのシェルフに割り
当てられたタイムスロットに乗せられる。又、スキャン
データについても、シエルフマツチ回路ＳＭで一致した
場合、ラインプロセッサＬＰＲ内のスキ１？ンメモリへ
通知する。
声データは各シェルフＳＦ１．ＳＦ２゜・・・内のシェ
ルフ番号マツチ回路ＳＭで、ラインプロセッサからのシ
ェルフ番号と一致した場合にのみ、そのシェルフに割り
当てられたタイムスロットに乗せられる。又、スキャン
データについても、シエルフマツチ回路ＳＭで一致した
場合、ラインプロセッサＬＰＲ内のスキ１？ンメモリへ
通知する。
［発明が解決しようとする問題点１
第４図に示す従来のシェルフ番号マツチ回路は、ライン
プロセッサＬＰＲからのシェルフ番号と、自分に割り当
てられたシェルフ番号とが一致する場合において、メモ
リＲ／ Ｗ ＩＩＩ御回路にマツチ信号を出力し、動作
するように構成されている。
プロセッサＬＰＲからのシェルフ番号と、自分に割り当
てられたシェルフ番号とが一致する場合において、メモ
リＲ／ Ｗ ＩＩＩ御回路にマツチ信号を出力し、動作
するように構成されている。
このために、ひとつのラインプロセッサで制御される複
数のシェルフにおいて、同じシェルフ番号が設定された
りすると、データのぶつかりを生じ、誤った動作をする
という問題点がある。
数のシェルフにおいて、同じシェルフ番号が設定された
りすると、データのぶつかりを生じ、誤った動作をする
という問題点がある。
本発明はこのような問題点に鑑みてなされたもので、そ
の目的は、簡単な手段を付加することによって、同じラ
インプロセッサで制御される範囲内において、同一の加
入者シェルフ番号を設定したような場合に生ずる誤動作
を、確実に防止することのできる同一シェルフ番号監視
装置を提供することにある。
の目的は、簡単な手段を付加することによって、同じラ
インプロセッサで制御される範囲内において、同一の加
入者シェルフ番号を設定したような場合に生ずる誤動作
を、確実に防止することのできる同一シェルフ番号監視
装置を提供することにある。
［問題点を解決するだめの手段］
第１図は本発明の原理ブロック図である、図において、
ＳＦ１，ＳＦ２．・・・はそれぞれシェルフ番号が割り
当てられた複数のシェルフで、各シェルフは何れも多数
の加入者を担当している。ＳＬＣは各シェルフ内に設け
られた加入者回路ＬＴＳＷは各加入者回路ＳＬＧと接続
された東線メモリである。ＬＰＲは複数のシェルフＳＦ
１．ＳＦ２゜・・・にバス８８を介して接続され、各シ
ェルフを制御するラインプロセッサである。
ＳＦ１，ＳＦ２．・・・はそれぞれシェルフ番号が割り
当てられた複数のシェルフで、各シェルフは何れも多数
の加入者を担当している。ＳＬＣは各シェルフ内に設け
られた加入者回路ＬＴＳＷは各加入者回路ＳＬＧと接続
された東線メモリである。ＬＰＲは複数のシェルフＳＦ
１．ＳＦ２゜・・・にバス８８を介して接続され、各シ
ェルフを制御するラインプロセッサである。
ラインプロセッサＬＰＲにおいて、６は各シェルフに設
けられているシェルフ番号マツチ回路ＳＭからのマツチ
信号を入力し、マツチ信号の数が１以外の数であるかど
うか監視するマツチ監視回路である。
けられているシェルフ番号マツチ回路ＳＭからのマツチ
信号を入力し、マツチ信号の数が１以外の数であるかど
うか監視するマツチ監視回路である。
［作用］
ひとつのラインプロセッサＬＰＲにバスを介して接続さ
れた複数のシェルフＳＦ１．ＳＦ２．・・・は、ライン
プロセッサＬ Ｐ Ｒからのシェルフ番号が自分のシェ
ルフ番号とマツチした時、ラインプロセッサＬＰＲの制
御のもとで動作する。ラインプロセッサＬＰＲは、制御
するシェルフに対してシェルフ番号を送ると共に、各シ
ェルフから返送されてくるマツチ信号の数が１つであれ
ば、正常な動作が続行可能であると判断する。返送され
てくるマツチ信号の数がＯ或いは２以上であれば、加入
者シェルフ番号の設定に誤りがあるか、或いは、ライン
プロセッサＬＰＲ側から伝送する加入者シェルフ番号に
誤りがある（該当するシェルフ番号のシェルフが存在し
ない）と判断する。
れた複数のシェルフＳＦ１．ＳＦ２．・・・は、ライン
プロセッサＬ Ｐ Ｒからのシェルフ番号が自分のシェ
ルフ番号とマツチした時、ラインプロセッサＬＰＲの制
御のもとで動作する。ラインプロセッサＬＰＲは、制御
するシェルフに対してシェルフ番号を送ると共に、各シ
ェルフから返送されてくるマツチ信号の数が１つであれ
ば、正常な動作が続行可能であると判断する。返送され
てくるマツチ信号の数がＯ或いは２以上であれば、加入
者シェルフ番号の設定に誤りがあるか、或いは、ライン
プロセッサＬＰＲ側から伝送する加入者シェルフ番号に
誤りがある（該当するシェルフ番号のシェルフが存在し
ない）と判断する。
［実施例］
以下、図面を用いて本発明の一実施例を詳細に説明する
。第２図は本発明装置の一例を示す構成ブロック図であ
る。第１図と同じものには同一符号を付して示す。各シ
ェルフＳＦ１．ＳＦ２．・・・内には、自分が担当する
数の加入者回路ＳＬＣ。
。第２図は本発明装置の一例を示す構成ブロック図であ
る。第１図と同じものには同一符号を付して示す。各シ
ェルフＳＦ１．ＳＦ２．・・・内には、自分が担当する
数の加入者回路ＳＬＣ。
東線メモリＬＴＳＷ、自分のシェルフ番号を設定した番
号設定回路１．ラインプロセッサＬＰＲより送られるシ
ェルフ番号が自分のシェルフ番号に一致するか判定する
マツチ回路２．マツチ回路２から一致した場合出力され
るマツチ信号を受け、東線メモリＬＴＳＷのり−ド／ラ
イトを制御するメモリＲ／Ｗ制御回路３が設けられてい
る。５は制御すべきシェルフのシェルフ番号を出力する
シェルフ番号出力手段でラインプロセッサＬＰＲ内に設
けられている。
号設定回路１．ラインプロセッサＬＰＲより送られるシ
ェルフ番号が自分のシェルフ番号に一致するか判定する
マツチ回路２．マツチ回路２から一致した場合出力され
るマツチ信号を受け、東線メモリＬＴＳＷのり−ド／ラ
イトを制御するメモリＲ／Ｗ制御回路３が設けられてい
る。５は制御すべきシェルフのシェルフ番号を出力する
シェルフ番号出力手段でラインプロセッサＬＰＲ内に設
けられている。
ラインプロセッサＬＰＲ内のマツチ監視回路６において
、６１は、各シェルフＳＦ１．ＳＦ２゜・・・の各マツ
チ回路２からのマツチ信号をラッチするラッチ回路、６
２はラッチ回路６１からの信号の数（マツチ信号の数）
が１以外であるかどうか判断し、１以外（０又は２以上
）の時アラーム信号を出力する判定回路である。
、６１は、各シェルフＳＦ１．ＳＦ２゜・・・の各マツ
チ回路２からのマツチ信号をラッチするラッチ回路、６
２はラッチ回路６１からの信号の数（マツチ信号の数）
が１以外であるかどうか判断し、１以外（０又は２以上
）の時アラーム信号を出力する判定回路である。
このように構成した装置において、加入者シェルフ番号
の異常を監視する場合の動作を説明すれば以下の通りで
ある。
の異常を監視する場合の動作を説明すれば以下の通りで
ある。
ラインプロセッサＬＰＲのシェルフ番号出力手段５は、
バスＢＳを介して各シェルフＳＦ１．ＳＦ２．・・・に
対して加入者シェルフ番号を送る。各シェルフＳＦ１．
ＳＦ２．・・・は、ラインプロセッサＬＰＲから送られ
たシェルフ番号が自分あてのものかどうかマツチ回路２
で判定する。ここで、自分あてのものであると判定され
た場合、即ら、番号設定回路１に設定されたシェルフ番
号と、ラインプロセッサＬＰＲから送られたシェルフ番
号とが一致した場合、マツチ回路２はマツチ信号をライ
ンプロセッサＬＰＲに返送する。
バスＢＳを介して各シェルフＳＦ１．ＳＦ２．・・・に
対して加入者シェルフ番号を送る。各シェルフＳＦ１．
ＳＦ２．・・・は、ラインプロセッサＬＰＲから送られ
たシェルフ番号が自分あてのものかどうかマツチ回路２
で判定する。ここで、自分あてのものであると判定され
た場合、即ら、番号設定回路１に設定されたシェルフ番
号と、ラインプロセッサＬＰＲから送られたシェルフ番
号とが一致した場合、マツチ回路２はマツチ信号をライ
ンプロセッサＬＰＲに返送する。
ラインプロセッサＬＰＲにおいて、ラッチ回路６１はマ
ツチ信号をラッチし、これを判断回路６２に送る。各シ
ェルフＳＦ１．ＳＦ２．・・・において、番号設定回路
１に設定されているシェルフ番号が正常であれば、複数
個のシェルフのうちひとつだけが指定され、返送されて
くるマツチ信号の数も全体で一つとなる。
ツチ信号をラッチし、これを判断回路６２に送る。各シ
ェルフＳＦ１．ＳＦ２．・・・において、番号設定回路
１に設定されているシェルフ番号が正常であれば、複数
個のシェルフのうちひとつだけが指定され、返送されて
くるマツチ信号の数も全体で一つとなる。
判断回路６２は、マツチ信号の数が一つであれば正常な
動作が続行可能であると判断する。これに対して、マツ
チ信号の数がＯ或いは２以上であれば、シェルフが一つ
も指定されない。或いは２以上のシェルフが指定されて
いると判断し、異常を示すアラーム信号を出力する。
動作が続行可能であると判断する。これに対して、マツ
チ信号の数がＯ或いは２以上であれば、シェルフが一つ
も指定されない。或いは２以上のシェルフが指定されて
いると判断し、異常を示すアラーム信号を出力する。
［発明の効宋］
１％７ １． ＠￥ 表ｍ Ｉ−ＶＲ０口 １４−
１− λ １−−Ａ−ｎ 口ＥＴｌ−ト ｈ ｌ−
Ｐ同じラインプロセッサで制御される複数のシェルフに
おいて、同じシェルフ番号を設定したような」月合に生
ずるデータのぶつかりあい等の誤動作を未然に防止する
ことができ、信頼性の高い装置が実現できる。
１− λ １−−Ａ−ｎ 口ＥＴｌ−ト ｈ ｌ−
Ｐ同じラインプロセッサで制御される複数のシェルフに
おいて、同じシェルフ番号を設定したような」月合に生
ずるデータのぶつかりあい等の誤動作を未然に防止する
ことができ、信頼性の高い装置が実現できる。
第１図は本発明の原理ブロック図、
第２図は本発明装置の一例を示す構成ブロック図、
第３図はディジタル交換機の東線装置の構成概念図、
第４図は第３図において各シェルフに設けられている従
来のシェルフ番号マツチ回路の構成ブロック図である。 第１図、第２図において、 ＳＦ１，ＳＦ２はシェルフ、 ＢＳはバス、 ＬＰＲはラインプロセッサ、 ＳＭはシェルフ番号マツチ回路、 ５はシェルフ番号出力手段、 ６はマツチ監視回路である。
来のシェルフ番号マツチ回路の構成ブロック図である。 第１図、第２図において、 ＳＦ１，ＳＦ２はシェルフ、 ＢＳはバス、 ＬＰＲはラインプロセッサ、 ＳＭはシェルフ番号マツチ回路、 ５はシェルフ番号出力手段、 ６はマツチ監視回路である。
Claims (1)
- 【特許請求の範囲】 それぞれシェルフ番号が割り当てられた加入者回路（Ｓ
ＬＣ）及び集線メモリ（ＬＴＳＷ）を含む複数のシェル
フ（ＳＦ１，ＳＦ２，・・・）と、これら複数のシェル
フにバス（ＢＳ）を介して接続され各シェルフを制御す
るラインプロセッサ（ＬＰＲ）とを備えたシステムにお
いて、 前記ラインプロセッサ（ＬＰＲ）に、前記複数のシェル
フ内のシェルフ番号マッチ回路（ＳＭ）からのマッチ信
号を入力し、マッチ信号の数が１以外の数であるかどう
か判断し１以外の数のとき異常を示すアラーム信号を出
力するマッチ監視回路（６）を設けたことを特徴とする
同一シェルフ番号監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179987A JPS63199555A (ja) | 1987-02-13 | 1987-02-13 | 同一シエルフ番号監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3179987A JPS63199555A (ja) | 1987-02-13 | 1987-02-13 | 同一シエルフ番号監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199555A true JPS63199555A (ja) | 1988-08-18 |
Family
ID=12341116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3179987A Pending JPS63199555A (ja) | 1987-02-13 | 1987-02-13 | 同一シエルフ番号監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199555A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1315331A2 (en) * | 2001-09-27 | 2003-05-28 | Alcatel Canada Inc. | Method and system for automatically numbering shelves in a multi-shelf network element |
-
1987
- 1987-02-13 JP JP3179987A patent/JPS63199555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1315331A2 (en) * | 2001-09-27 | 2003-05-28 | Alcatel Canada Inc. | Method and system for automatically numbering shelves in a multi-shelf network element |
| EP1315331A3 (en) * | 2001-09-27 | 2004-07-07 | Alcatel Canada Inc. | Method and system for automatically numbering shelves in a multi-shelf network element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4442502A (en) | Digital information switching system | |
| EP0340325B1 (en) | Digitally addressable electronic device | |
| US4366535A (en) | Modular signal-processing system | |
| CA1240399A (en) | Duplex controller synchronization circuit | |
| US3471686A (en) | Error detection system for synchronized duplicate data processing units | |
| US3964055A (en) | Data processing system employing one of a plurality of identical processors as a controller | |
| GB1081811A (en) | Data handling system | |
| US6535578B1 (en) | Fault control and restoration in a data communication system | |
| US4302836A (en) | Monitoring circuit for time-division switching network | |
| JPS63199555A (ja) | 同一シエルフ番号監視装置 | |
| ES456517A1 (es) | Perfeccionamientos en equipos de proceso de datos. | |
| KR100564235B1 (ko) | 알티유(ｒｔｕ)의 마이크로 콘트롤러 2중화 제어장치와 방법 | |
| KR930006862B1 (ko) | 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로 | |
| JP2513007B2 (ja) | 遠方監視制御装置のデ―タ送受信方式 | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| SU752342A1 (ru) | Мультипроцессорна вычислительна система | |
| JPS63115258A (ja) | 情報処理装置 | |
| JPS61245270A (ja) | 双方向バス制御方式 | |
| JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
| JP2847958B2 (ja) | 増設システム | |
| JPS58171795A (ja) | メモリチエツク回路 | |
| JPH03250852A (ja) | センタｎｃｕ装置 | |
| JPH0324601A (ja) | 制御方法 | |
| JPS6238958A (ja) | 装置選択エラ−検出方式 |