JP2847958B2 - 増設システム - Google Patents

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、親局装置と複数の子局装置とが直列に接続
され、上記親局装置が子局選択信号を出力している上記
子局装置にアクセスしてそのアドレスを認識する増設シ
ステムに関する。

《従来の技術》 従来、例えば親局装置と複数の子局装置とが直列に接
続されたPCの増設システムにおいて、親局装置が子局装
置のアドレスを認識する方法として、例えば次に示す方
法がある。

つまり、各子局装置にはそれぞれに対応したアドレス
（号機番号）がアドレス設定スイッチ（号機番号設定ス
イッチ）により設定されており、親局装置が認識しよう
とする子局装置のアドレスをアドレスバスを介して出力
する。

そして、各子局装置では親局装置から出力されたその
アドレスと、自子局装置のアドレス設定スイッチにより
設定されたアドレスとを比較し、その両者が一致した子
局装置では親局装置により選択されたものとして子局先
端信号を出力する。

すると、子局選択信号が出力された子局装置は待機状
態から動作状態になってアクセス可能となるので、親局
装置はその子局装置からアドレスを読み取り、子局装置
のアドレスを認識していた。

《発明が解決しようとする課題》 ところで、上記PCの増設システムにあっては、アドレ
ス設定スイッチで設定されるアドレス（号機番号）が設
定ミスや、そのスイッチの故障により、子局装置同士間
で重複することがあった。

しかし、従来のPCの増設システムでは、上述のように
子局装置のアドレスを認識することはできたが、アドレ
スの重複までは認識（検出）することができなかったの
で、アドレスの重複があった場合には、親局装置がその
重複したアドレスにより複数の子局装置へアクセスし、
このPCの増設システムが誤動作する虞れがあるという問
題があった。

そこで、本発明は上記問題に鑑みなされたもので、各
子局装置でアドレスの重複等の異常があった場合には、
その異常を検出して誤動作を防止することができる増設
システムを提供することを目的とする。

《課題を解決するための手段》 本発明は上記課題を解決するため、親局装置と複数の
子局装置とが直列に接続され、上記親局装置が子局選択
信号を出力している上記子局装置にアクセスしてそのア
ドレスを認識する増設システムにおいて、 上記親局装置には、上記親局装置に近い子局装置から
順次アクセスしその子局装置のアドレスを認識するアド
レス認識手段と、 上記各子局装置を認識するための子局認識信号を出力
する子局認識信号出力手段とが設けられていると共に、 上記各子局装置には。上記子局認識信号を一旦保持
し、上記アドレス認識手段のアクセスに同期して次子局
へ送出する子局認識信号保持手段と、 上記子局認識信号を受けて子局選択信号を出力する子
局選択信号出力手段とが設けられていることを特徴とす
る。

《作用》 上記構成では、まず親局装置の子局認識信号出力手段
が各子局装置を認識するための子局認識信号を出力す
る。

そして、各子局装置では、子局選択信号出力手段が上
記子局認識信号を受けて子局選択信号を出力する。

また、子局認識信号保持手段が子局認識信号出力手段
から出力された子局認識信号を受けて一旦保持し、その
子局認識信号を上記アドレス認識手段のアクセスに同期
して次子局装置へ送出する。

よって、子局認識信号が順次、各子局装置へ送られ
て、各子局装置では子局選択信号が出力されて動作状態
になるので、アドレス認識手段は子局選択信号を出力し
ている子局装置に順次アクセスして子局装置毎にそのア
ドレスを認識し、アドレスの重複等の異常を検出するこ
とができる。

《実施例》 以下、本発明に斯るPCの増設システムの一実施例を図
面に基づいて説明する。

第１図はこの実施例のPCの増設システムを構成する親
局装置および子局装置の外観、接続状態を示す斜視図で
あって、親局装置１はマザーボード11（ベースユニット
ともいう）に、子局装置と接続されるデータ送受信バッ
ファで構成されたI/Oコントロールユニット12と、各種
入出力機器と接続される複数のI/Oユニット13と、CPUユ
ニット14と、電源（PS）ユニット15とを有する。

また、子局装置2n（ｎ＝a,b,…）は親局装置１の増設
用入出力装置であって、マザーボード21nに、I/Oインタ
フェースユニット22nと、複数のI/Oユニット23nと、電
源ユニット25nとを有する。

そして、このPCの増設システムでは、第１図に示すよ
うに親局装置１のI/Oコントロールユニット12と、各子
局装置2nのI/Oインタフェースユニット22nとが接続ケー
ブル16を介して直列に接続され、親局装置１から各子局
装置2nへ順次信号等が送出されるように構成されてい
る。

次に、本実施例の親局装置１と各子局装置2nのI/Oイ
ンタフェースユニット22nとは第２図に示すように構成
され、同図の子局装置2n側には子局装置2aの符号を付し
て説明する。

まず、本実施例のCPUユニット14は少なくともCPU14a
と、システムプログラムROM14bとを有する。

そして、このシステムプログラムROM14bには、CPU14a
がアドレス認識手段として親局装置１に近い子局装置2a
からデータバス（D/B）をを介して順次アクセスしてそ
の子局装置2a毎にそのアドレスを認識し、アドレスの重
複等の異があった場合にはその異常を検出してユーザに
警告するような指示を出力すると共に、子局確認信号出
力手段として上記各子局装置2nを認識するための子局認
識信号（RKACK）を出力するようにプログラミングされ
たシステムプログラムが格納されている。

また、このCPU14aは、システムプログラムROM14bに格
納されたシステムプログラムにより、各子局装置2nへ、
アドレスバス（A/B）を介して各子局装置2nのアドレス
等を出力したり、また各子局装置2nの入出力（I/O）ユ
ニット23nの動作モードを切り換える入出力バスチェッ
ク信号（IOBC）等を出力する。

次に、子局装置2aのI/Oインタフェースユニット22a
は、従来のものと同様に号機NO設定スイッチ31aと、コ
ンパレータ32aと、入力ポート33aとを有する。

号機NO設定スイッチ31aは親局装置１に対する子局装
置2aのアドレスである号機NO（号機番号）を予め設定す
るものである。

また、コンパレータ32aはこの号機NO設定スイッチ31a
により設定された上記号機NOと親局装置１から出力され
るアドレスとを比較し、一致する場合にはこの子局装置
2aが選択されたものとして子局選択信号（RKS）を出力
するものである。

そして、本実施例のI/Oインタフェースユニット22a
は、さらに子局認識信号保持手段としてのアナログスイ
ッチ34aと、子局選択信号出力手段としのEX−ORゲート3
5aと、選択回路36aと、出力ポート37aと、トランジスタ
38aとを有する。

アナログスイッチ34aは親局装置１から送出される子
局認識信号（RKACK）を受けて後述する指示があるため
保持し、指示があった際に導通して、次子局装置2bへそ
の子局認識信号（RKACK）を送出するものである。

EX−ORゲート35aは、アナログスイッチ34a両端の電位
（レベル）を入力信号とし、その出力を子局選択信号
（RKS）とするものである。

選択回路36aは、例えばマルチプレクサで構成されて
おり、EX−ORゲート35aから出力される子局選択信号（R
KS）と、上記コンパレータ32aから出力される子局選択
信号（RKS）とを、親局装置１からの入出力バスチェッ
ク信号（IOBC）に基づいて選択するものである。

出力ポート37aは、親局装置１からデータバス（D/B）
を介して送出される制御信号により、トランジスタ38a
をオフ状態にして上記アナログスイッチ34aを導通さ
せ、このアナログスイッチ34aに子局認識信号（RKACK）
を次子局装置へ送出させるものである。

次に、上記のように構成されたPCの増設システムの動
作を、第２図に示すブロック図およびCPU14aの動作を示
す第３図のフローチャートに基づいて説明する。

ただし、親局装置１は通常アクセスにおいては、入出
力バスチェック信号（IOBC）をHIGH状態にする一方、子
局装置2nのアドレスのチェック時にはLOW状態にセット
するものとする。

また、親局装置１は子局装置2nのアドレスのチェック
時には、子局認識信号（RKACK）をLOWにして出力するも
のとする。

さらに、各子局装置2nのアナログスイッチ34n両端の
電位は最初、親局装置１から給電される供給ラインによ
りHIGH状態にあって、各アナログスイッチ34nは非導通
（オフ）状態にあるものとする。

まず、親局装置１におけるCPUユニヒット14のCPU14a
が各子局装置2nのアドレスをチェックするため、入出力
バスチェックラインを（IOBC）をLOW状態に設定する（S
T100）。

すると、各子局装置2nの選択回路36nは、コンパレー
タ32nから出力される子局選択信号（RKS）を選択せず
に、EX−ORゲート35nから出力される子局選択信号（RK
S）を選択するように切り換わり、EX−ORゲート35aから
の子局選択信号（RKS）待ち状態となる。

次に、親局装置１のCPU14aが子局認識信号（RKACK＝L
OW）を出力する（ST200）。

すると、親局装置１に最も近い子局装置2aのアナログ
スイッチ34aでは、親局装置側の電位だけがHIGH状態か
らLOW状態に移行し、その反対側の電位はHIGH状態のま
まであるため、EX−OR回路35aから子局選択信号（RKS）
が出力される。そして、この子局選択信号（RKS）が選
択回路36aで選択されて、その子局装置2aは待機状態か
ら動作状態に移行する。

次に親局装置１のCPU14aは子局装置2aの入力ポート33
aをアクセスして、その号機NO設定スイッチ31aからアド
レスをリードする（ST300）。

その際、CPU14aは誤ったアドレス（号機番号）の設定
や重複をチェックすると共に記憶し、アドレスが異常な
子局装置であった場合には、例えば表示装置（図示せ
ず）の点灯、あるいは警報装置（図示せず）の警報等の
手段により異常出力を出力し、ユーザに異常を知らせる
（ST400）。

次に、親局装置１は子局装置2aの出力ポート37aにア
クセスする（ST500）。

すると、この出力ポート37aから信号が出力され、ア
ナログスイッチ34aが導通（オン）状態になり、子局認
識信号（RKACK−LOW）が次子局装置2bへ遷移する。

そして、子局装置2aではアナログスイッチ34aの両端
の電位がLOW状態になるため、EX−ORゲート35aから子局
選択信号（RKS）は出力されなくなり、子局装置2aは待
機状態となる。

またそれと同時に、次子局装置2bではアナログスイッ
チ34bの親局装置側の電位がHIGH状態からLOW状態に移行
し、その反対側の状態はHIGH状態のままであるため、前
述の子局装置2aと同様にEX−ORゲート35bから子局選択
信号（RKS）が出力され、子局装置2bは待機状態から動
作状態に移行する。

そして、この子局装置2bでも子局装置2aと同様に親局
１により入力ポートがアクセスされて（ST300）、アド
レスがチェックされ（ST400）、さらに出力ポートがア
クセスされる（ST500）。

すると、アナログスイッチ34bが導通状態になり、こ
の子局装置2bでもEX−ORゲート35bから子局選択信号（R
KS）は出力されなくなって待機状態になり、次の子局装
置へ子局認識信号（RKACK＝LOW）が移行する。

そして、順次、次子局装置へ子局認識信号（RKACK）
が送られ、親局装置１のCPU14aは各子局装置2n毎に入力
ポートのアクセス（ST300）、アドレスのチェック（ST4
00）、出力ポートのアクセス（ST500）を行う。

そして最後に、全子局装置の認識が終了すると（ST60
0）、全子局装置の出力ポート37aがリセットされ、通常
アクセス状態に戻る（ST700）。

通常アクセス状態（IOBC＝HIGH）では、各子局装置2n
の線回路36nが、EX−ORゲート35nからの子局選択信号
（RKS）待ち状態から、コンパレータ32nからの子局選択
信号（RKS）待ち状態に切り換わる。

そして、親局装置１がアドレスバス（A/B）を介して
選択しようとする子局装置のアドレス信号を出力する
と、その子局装置ではコンパレータがアドレスバス（A/
B）の値と号機NO設定スイッチとの値とを比較し両者が
一致するので、自己が選択されたものとして子局選択信
号（RKS）を出力し動作状態となり、親局装置１はその
子局装置の入出力ユニットとデータ送受信可能となる。

従って、本実施例では、親局装置が出力した子局認識
信号によりその親局装置に近い子局装置から順次子局選
択信号を出力させて子局装置を順次動作状態にし、親局
装置がその動作状態にある子局装置に順次アクセスし
て、子局装置毎にそのアドレスを認識するようにしたの
で、アドレスの重複等の異常を検出することができる。

このため、本実施例によれば、子局装置毎に設定され
るアドレスが、例えばアドレス設定スイッチの操作ミス
や、そのスイッチの故障により重複することがあって
も、親局装置はその重複を検出して複数の子局装置へア
クセスすることがなくなるので、このPC増設システムの
誤動作を防止することができる。

なお、本実施例では、アナログスイッチ34aを導通／
非導通させるためトランジスタ38aを用いていたが、本
発明では必ずしも必要なものではなく、出力ポート37a
の出力により直接アナログスイッチ34aを開閉させるよ
うにしてもよい。

また、各子局装置のアナログスイッチ34a両端の電位
レベルは最初親局装置１から給電される供給ラインによ
りHIGH状態にあるが、本発明ではこの親局装置１からの
電流供給ラインも必ずしも必要なものはなく、この電流
供給ラインがない場合には、各子局装置毎に自己の電源
ユニットから電流供給ラインを引くようにしてもよい。

《発明の効果》 以上説明したように、本発明では、親局装置が出力し
た子局認識信号によりその親局装置に近い子局装置から
順次子局選択信号を出力させて子局装置を順次動作状態
にし、親局装置がアドレスによらずその動作状態にある
子局装置に順次アクセスして、子局装置毎にそのアドレ
スを認識するようにしたので、アドレスの重複等の異常
を検出することができる。

このため、本発明によれば、各子局装置でアドレスの
重複があったとしても、親局装置はそのアドレスの重複
を検出し複数の子局装置へアクセスすることがなくなる
ので、この増設システムの誤動作を防止することができ
る。

【図面の簡単な説明】

第１図は本実施例のPCの増設システムを構成する親局お
よび子局装置の外観、接続状態を示す斜視図、第２図は
各子局装置のI/Oインタフェースユニット22aの回路構成
を示すブロック図、第３図は本実施例の親局装置におけ
るCPUの動作を示すフローチャートである。 14a……CPU（アドレス認識手段，子局認識信号出力手
段） 33a……アナログスイッチ（子局認識信号保持手段） 34a……EX−ORゲート（子局選択信号出力手段）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】親局装置と複数の子局装置とが直列に接続
   され、上記親局装置が子局選択信号を出力している上記
   子局装置にアクセスしてそのアドレスを認識する増設シ
   ステムにおいて、 上記親局装置には、上記親局装置に近い子局装置から順
   次アクセスしてその子局装置のアドレスを認識するアド
   レス認識手段と、 上記各子局装置を認識するための子局認識信号を出力す
   る子局認識信号出力手段とが設けられていると共に、 上記各子局装置には、上記子局認識信号を一旦保持し、
   上記アドレス認識手段のアクセスに同期して次子局へ送
   出する子局認識信号保持手段と、 上記子局認識信号を受けて子局選択信号を出力する子局
   選択信号出力手段とが設けられていることを特徴とする
   増設システム。