JP2847957B2 - 増設システム - Google Patents

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、親局装置と複数の子局装置とが直列に接続
され、上記親局装置が子局選択信号を出力している上記
子局装置にアクセスしてそのアドレスを認識する増設シ
ステムに関する。

《従来の技術》 従来、例えば親局装置と複数の子局装置とが直列に接
続されたPCの増設システムにおいて、親局装置が各子局
装置のアドレスの認識する方法として、例えば次に示す
方法がある。

つまり、各子局装置にはそれぞれに対応したアドレス
（号機番号）がアドレス設定スイッチ（号機番号設定ス
イッチ）により設定されており、まず親局装置がチェッ
クしようとする子局装置のアドレスを出力する。

そして、各子局装置では親局装置から出力されたアド
レスを例えばアダー（adder）を通す、つまり例えば１
づつ加算して自己のアドレスとし、そのアドレスと自子
局装置のアドレス設定スイッチにより設定されたアドレ
スとを比較し、その両者が一致した場合に、親局装置に
より選択されたものとして子局選択信号を出力する。

すると、子局選択信号が出力された子局装置は待機状
態から動作状態になってアクセス可能となるので、親局
装置はその子局装置からアドレスを読み取り、子局装置
のアドレスを認識していた。

《発明が解決しようとする課題》 しかし、上記従来のPCの増設システムでは、上述のよ
うに子局装置のアドレスを認識することはできたが、ア
ドレスに基づいてアクセスしていたためアドレスの重複
までは認識（検出）することができず、設定ミス等によ
り子局装置同士間でアドレスの重複があった場合には、
親局装置がその重複したアドレスにより複数の子局装置
へアクセスし、このPCの増設システムが誤動作する虞れ
があるという問題があった。

また、上記PCの増設システムであっては、複数の子局
装置が親局装置に対して直列に接続されており、また各
子局装置でアダーを通していたため、ある子局装置の電
源が故障等の要因により停止（オフ）状態にある場合に
は、その後段以降の子局装置で正常に電源が供給されて
いても親局装置がその子局装置にアクセスできず、アド
レスを認識することができないという問題もあった。

そこで、本発明は上記問題に鑑みなされたもので、あ
る子局装置の電源が停止状態にあってもその後段以降の
子局装置にアクセスし、各子局装置でアドレス装置の重
複等の異常がある場合には、その異常を検出してシステ
ムの誤動作を防止することができる増設システムを提供
することを目的とする。

《課題を解決するための手段》 上記課題を解決するため、本発明は、親局装置と複数
の子局装置とが直列に接続され、上記親局装置が子局選
択信号を出力している上記子局装置にアクセスしてその
アドレスを認識する増設システムにおいて、 上記親局装置から上記各子局装置へ電流供給を行う電
流供給線が設けられていると共に、 上記親局装置には、上記親局装置に近い子局装置から
順次アクセスしてその子局装置のアドレスを認識するア
ドレス認識手段と、 上記各子局装置を認識するための子局認識信号を出力
する子局認識信号出力手段とが設けられている一方、 上記各子局装置には、上記電流供給線により電流供給
されて上記子局認識信号を一旦保持し、上記アドレス認
識手段のアクセスに同期して次子局装置へ送出するアナ
ログスイッチと、 上記子局認識信号を受けて子局選択信号を出力する子
局選択信号出力手段とが設けられていることを特徴とす
る。

《作用》 上記構成では、まず親局装置の子局認識信号出力手段
が各子局装置を認識するための子局認識信号を出力す
る。

そして、各子局装置では、子局選択信号出力手段が上
記子局認識信号を受けて子局選択信号を出力する。

また、アナログスイッチが上記電流供給線により電流
供給されて動作し、子局認識信号出力手段から出力され
た子局認識信号を受けて一旦保持し、上記アドレス認識
手段のアクセスに同期して次子局装置へ送出する。

よって、電源停止状態の子局装置であっても、子局認
識信号が順次、その後段以降の各子局装置へ送られて、
その後段以降の子局装置では子局選択信号が出力されて
動作状態になる。

このため、親局装置のアドレス認識手段は、電源停止
状態の子局装置を通過して子局選択信号を出力している
子局装置に順次アクセスし、子局装置毎にアドレスを認
識する。

《実施例》 以下、本発明に斯るPCの増設システムの一実施例を図
面に基づいて説明する。

第１図はこの実施例のPCの増設システムを構成する親
局装置および子局装置の外観、接続状態を示す斜視図で
あって、親局装置１はマザーボード11（ベースユニット
ともいう）に、子局装置と接続されるデータ送受信バッ
ファで構成されたI/Oコントロールユニット12と、各種
入出力機器と接続される複数のI/Oユニット13と、CPUユ
ニット14と、電源（PS）ユニット15とを有する。

また、子局装置2n（ｎ＝a,b,…）は親局装置１の増設
用入出力装置であって、マザーボード21nに、I/Oインタ
フェースユニット22nと、複数のI/Oユニット23nと、電
源ユニット25nとを有する。

そして、このPCの増設システムでは、第１図に示すよ
うに親局装置１のI/Oコントロールユニット12と、各子
局装置2nのI/Oインタフェースユニット22nとが接続ケー
ブル16を介して直列に接続されており、この接続ケーブ
ル16には第２図に示すように親局装置１の電源ユニット
15から各子局装置2nのアナログスイッチ34nへ5vの電圧
電流を供給する電流供給線16aが設けられている。

次に、本実施例の親局装置１と各子局装置2nのI/Oイ
ンタフェースユニット22nとは第２図に示すように構成
され、同図の子局装置2n側には子局装置2aの符号を付し
て説明する。

まず、本実施例のCPUユニット14は少なくともCPU14a
と、システムプログラムROM14bとを有する。

そして、このシステムプログラムROM14bには、CPU14a
がアドレス認識手段として親局装置１に近い子局装置2a
からデータバス（D/B）を介して順次アクセスしてその
子局装置2aのアドレスを読み取り、子局装置2a毎にアド
レスを認識し、アドレスの重複等の異常がある場合には
その異常を検出してユーザに警告するような指示を出力
する共に、子局認識信号出力手段として上記各子局装置
2nを認識するための子局認識信号（RKACK）を出力する
ようにプログラミングされたシステムプログラムが格納
されている。

また、このCPU14aは、システムプログラムROM14bに格
納されたシステムプログラムにより、各子局装置2nへ、
アドレスバス（A/B）を介して各子局装置2nのアドレス
等を出力したり、また各子局装置2nの入出力（I/O）ユ
ニット23nの動作モードを切り換える入出力バスチェッ
ク信号（IOBC）等を出力する。

次に、子局装置2aのI/Oインタフェースユニット22a
は、従来のものと同様に号機NO設定スイッチ31aと、コ
ンパレータ32aと、入力ポート33aとを有する。

号機NO設定スイッチ31aは親局装置１に対する子局装
置2aのアドレスである号機NO（号機番号）を予め設定す
るものである。

また、コンパレータ32aはこの号機NO設定スイッチ31a
により設定された上記号機NOと親局装置１から出力され
るアドレスとを比較し、一致する場合にはこの子局装置
2aが選択されたものとして子局選択信号（RKS）を出力
するものである。

そして、本実施例のI/Oインタフェースユニット22a
は、さらにアナログスイッチ34aと、子局選択信号出力
手段としてのEX−ORゲート35aと、選択回路36aと、出力
ポート37aと、トランジスタ38aとを有する。

アナログスイッチ34aは、親局装置１の電源ユニット1
5から電源供給線16aを介して電流供給されて動作し、親
局装置１から送出された子局認識信号（RKACK）を第２
図に示すイネーブル端子Ｅに後述する指示があるまで保
持する一方、指示があった際に導通して、次子局装置2b
へその子局認識信号（RKACK）を送出するものである。
そして、このイネーブル端子Ｅは電流供給線16aと接続
されたプルアップ抵抗39aによりプルアップされてい
る。

また、EX−ORゲート35aは、アナログスイッチ34a両端
の電位状態（レベル）を入力信号とし、その出力を子局
選択信号（RKS）とするものである。

選択回路36aは、例えばマルチプレクサで構成されて
おり、EX−ORゲート35aから出力される子局選択信号（R
KS）と、上記コンパレータ32aから出力される子局選択
信号（RKS）とを、親局装置１からの入出力バスチェッ
ク信号（IOBC）に基づいて選択するものである。

出力ポート37aは、親局装置１からデータバス（D/B）
を介して送出される制御信号により、トランジスタ38a
をオフ状態にして上記アナログスイッチ34aを導通（オ
ン）状態にさせ、このアナログスイッチ34aが保持して
いた子局認識信号（RKACK）を次子局装置へ送出させる
ものである。

トランジスタ38aは、この子局装置2aが電源遮断時で
も、上記出力ポート37aの出力をハイインピーダンス
（遮断）状態にし、アナログスイッチ34aを導通状態に
するものである。これは、本実施例の出力ポート37aがC
MOSのICで構成されたＤラッチ等のフリップフロップ（F
F）であり、電源遮断時にはその出力がハイインピーダ
ンスにならずGNDに落ち、アナログスイッチ34aが電流供
給線16aによりプルアップされても非導通状態になるの
で、それを防止するために設けたものである。

次に、上記のように構成されたPCの増設システムの動
作を、第２図に志江すブロック図およびCPU14aの動作を
示す第３図のフローチャートを参照して説明する。

ただし、親局装置１は通常アクセスにおいては、入出
力バスチェック信号（IOBC）をHIGH状態にする一方、子
局装置2nのアドレスの認識時にはLOW状態にセットする
ものとする。

また、親局装置１は子局装置2nのアドレスの認識時に
は、子局認識信号（RKACK）をLOWにして出力するもので
ある。

さらに、各子局装置2nのアナログスイッチ34n両端の
電位は最初、電流供給線16aによりHIGH状態にあって、
各アナログスイッチ34nは非導通（オフ）状態にあるも
のとする。

まず、親局装置１におけるCPUユニット14のCPU14aが
各子局装置2nのアドレスを認識するため、入出力バスチ
ェックラインを（IOBC）をLOW状態に設定する（ST10
0）。

すると、各子局装置2nの選択回路36nは、コンパレー
タ32nから出力される子局選択信号（RKS）を選択せず
に、EX−ORゲート35nから出力される子局選択信号（RK
S）を選択するように切り換わり、EX−ORゲート35aから
の子局選択信号（RKS）待ち状態となる。

次に、親局装置１のCPU14aが子局認識信号（RKACK＝L
OW）を出力する（ST200）。

すると、親局装置１に最も近い子局装置2aのアナログ
スイッチ34aでは、親局装置側の電位状態だけがHIGH状
態からLOW状態に移行し、その反対側の電位状態はHIGH
状態のままであるため、EX−OR回路35aから子局選択信
号（RKS）が出力される。そして、この子局選択信号（R
KS）が選択回路36aで選択されて、その子局装置2aは待
機状態から動作状態に移行する。

次に、親局装置１のCPU14aは子局装置2aの入力ポート
33aをアクセスして、その号機NO設定スイッチ31aからア
ドレスをリードする（ST300）。

その際、CPU14aは誤ったアドレス（号機番号）の設定
や重複をチェックすると共に記憶し、アドレスが異常な
子局装置があった場合には、例えば表示装置（図示せ
ず）の点灯、あるいは警報装置（図示せず）の警報等の
手段により異常出力を出力し、ユーザに異常を知らせる
（ST400）。

次に、親局装置１は子局装置2aの出力ポート37aにア
クセスする（ST500）。

すると、この出力ポート37aから信号が出力され、ト
ランジスタ（Tr）38aのベースに電流が流れなくなる。

このため、トランジスタ38aがオフ状態になり、コレ
クタ電位がHIGH状態になるため、アナログスイッチ34a
が導通（オン）状態になり、子局認識信号（RKACK＝LO
W）が次子局装置2bへ遷移する。

その際、この子局装置2aが電源遮断状態であっても、
アナログスイッチ34aには電流供給線16aにより電流が供
給され、しかもトランジスタ38aのコレクタ電位がプル
アップ抵抗39aによりHIGH状態にあるため、アナログス
イッチ34aは常時導通（オン）状態にあり、子局認識信
号（RKACK＝LOW）が入力すれば、自動的にその子局認識
信号を次子局装置2bへ遷移することができる。

そして、子局装置2aはアナログスイッチ34aの両端の
電位がLOW状態になるため、EX−ORゲート35aから子局選
択信号（RKS）は出力されなくなり待機状態となる。

またそれと同時に、次子局装置2bではアナログスイッ
チ34bの親局装置側の電位状態がHIGH状態からLOW状態に
移行し、その反対側の状態はHIGH状態のままであるた
め、前述の子局装置2aと同様にEX−ORゲート35bから子
局選択信号（RKS）が出力され、子局装置2bは待機状態
から動作状態に移行する。

そして、この子局装置2bでも子局装置2aと同様に親局
装置１により入力ポートがアクセスされて（ST300）、
アドレスがチェックされ（ST400）、さらに出力ポート
がアクセスされ（ST500）、この子局装置2bも待機状態
になり、次の子局装置へ子局認識信号（RKACK＝LOW）が
移行する。

そして、順次、次子局装置へ子局認識信号（RKACK）
が送られ、親局装置１のCPU14aは各子局装置2n毎に入力
ポートのアクセス（ST300）、アドレスのチェック（ST4
00）、出力ポートのアクセスを行う（ST500）。

そして最後に、全子局装置の認識が終了すると（ST60
0）、全子局装置の出力ポート37aがリセットされ、通常
アクセス状態に戻る（ST700）。

従って、本実施例によれば、電流供給線により親局装
置から各子局装置のアナログスイッチへ電流が供給され
るようにし、アナログスイッチ等により親局装置に近い
子局装置から順次動作状態にし、親局装置がその動作状
態にある子局装置へ順次アクセスするようにしたため、
電源遮断状態の子局装置があったとしても、親同装置が
その電源遮断状態の子局装置を飛ばして順次各子局装置
にアクセスし、子局装置毎にアドレスを認識して、アド
レスの重複等の異常を検出することができる。

《発明の効果》 以上説明したように、本発明によれば、電源断状態の
子局装置があったとしても、親局装置がその電源遮断状
態の子局装置を飛ばして順次各子局装置にアクセスし
て、子局装置毎にアドレスを認識して、アドレスの重複
等の異常を検出することができる。

また、各子局装置の電源を親局装置の電源と別系統に
していても、親局装置が電源ONシーケンスを意識するこ
となく各子局装置へアクセスでき、また、ある子局装置
で故障したI/Oユニットを交換するためその子局装置の
電源をオフ状態にしても、親局装置がその後段以降の各
子局装置へアクセスしアドレスを認識できる。

このため、本発明によれば、この増設システムの誤動
作を防止することができると共に、この増設システムの
稼働率を向上させることができるという効果を奏する。

【図面の簡単な説明】

第１図は本実施例のPCの増設システムを構成する親局装
置および子局装置の外観、接続状態を示す斜視図、第２
図は親局装置のCPUユニットおよび各子局装置のI/Oイン
タフェースユニット22aの構成を示すブロック図、第３
図は本実施例の親局装置におけるCPUの動作を示すフロ
ーチャートである。 14a……CPU（アドレス認識手段，子局認識信号出力手
段） 16a……電流供給線 33n（ｎ＝a,b,…）……アナログスイッチ 34n……EX−ORゲート（子局選択信号出力手段）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】親局装置と複数の子局装置とが直列に接続
   され、上記親局装置が子局選択信号を出力している上記
   子局装置にアクセスしてそのアドレスを認識する増設シ
   ステムにおいて、 上記親局装置から上記各子局装置へ電流供給を行う電流
   供給線が設けられていると共に、 上記親局装置には、上記親局装置に近い子局装置から順
   次アクセスしてその子局装置のアドレスを認識するアド
   レス認識手段と、 上記各子局装置を認識するための子局認識信号を出力す
   る子局認識信号出力手段とが設けられている一方、 上記各子局装置には、上記電流供給線により電流供給さ
   れて上記子局認識信号を一旦保持し、上記アドレス認識
   手段のアクセスに同期して次子局装置へ送出するアナロ
   グスイッチと、 上記子局認識信号を受けて子局選択信号を出力する子局
   選択信号出力手段とが設けられていることを特徴とする
   増設システム。