KR100905874B1

KR100905874B1 - Ｐｌｃ 장치

Info

Publication number: KR100905874B1
Application number: KR1020070103463A
Authority: KR
Inventors: 히데오 오케다; 에이지 나카니시
Original assignee: 오므론 가부시키가이샤
Priority date: 2006-10-16
Filing date: 2007-10-15
Publication date: 2009-07-03
Also published as: TWI364639B; JP4784759B2; CN101165619A; CN100559312C; TW200827959A; JP2008097523A; KR20080034406A

Abstract

본 발명은 장치의 운전을 정지시키는 일 없이, 블록 단위(베이스 유닛 단위)로의 증설을 간단한 조작으로 실현 가능하게 한 PLC 장치를 제공하기 위한 것으로서, 상기 목적을 달성하기 위한 해결 수단에 있어서, 하단측 리셉터클(23a)로부터 내부 버스(201)에 이르는 경로에 개재되는 하단 증설 버스 게이트(601)는, 추가되는 블록(3)의 전원이 투입되지 않는 한 OFF 상태로 유지되기 때문에, 커넥터 장착시에는 추가되는 블록의 전원을 끊어 둠으로써, 커넥터 장착시에 기존 시스템의 내부 버스에 이상 신호가 들어가는 것을 회피할 수 있는 한편, 커넥터 장착 후에 추가되는 블록에 전원 투입함으로써, 하단 증설 버스 게이트는 단독으로 ON 상태로 되기 때문에, 추가되는 블록(3)의 기동을 유연하게 행할 수 있다.

PLC 장치

Description

ＰＬＣ 장치{Programmable Logic Controller}

본 발명은, 기본 블록과 1 또는 2 이상의 증설 블록을 증설 케이블을 통하여 연결(連設)하여 이루어지는 PLC 장치에 관한 것이다.

기본 블록과 1 또는 2 이상의 증설 블록을 증설 케이블을 통하여 연결하여 이루어지는 PLC 장치는, 종래로부터 알려져 있다(예를 들면, 특허 문헌 1 참조).

이와 같은 PLC 장치의 한 예의 외관 구성도가 도 11에 도시되어 있다. 동 도면에 도시되는 바와 같이, 이 PLC 장치는, 1대의 기본 블록(1)과 1대 또는 2대 이상(이 예에서는 2대)의 증설 블록(2, 3)을 증설 케이블을 통하여 연결하여 이루어지는 것이다. 또한, 동 도(a)는 증설 블록(3)이 아직 접속되지 않은 증설 전의 상태, 동 도(b)는 증설 블록(3)이 이미 접속된 증설 후의 상태를 나타내고 있다.

기본 블록(1)은, 전원 유닛(11) 및 블록간 접속 유닛(14) 외에, 복수의 제어 유닛을 포함하고 있다. 이 예에서는, 제어 유닛으로서는, CPU 유닛(12) 및 3 대의 I/O 유닛(IN 유닛, 0UT 유닛, IN, 0UT 혼재 유닛을 포함한다)(13)이 나타나 있지만, 그 밖에, 제어 유닛으로서는, 통신 유닛(마스터·슬레이브 통신 유닛, PLC 사이 통신 유닛을 포함한다), 각종의 특수 기능 유닛(PID 연산 유닛, 모션·컨트롤 유닛 등등)을 포함하여도 좋다.

그들의 유닛(11 내지 14)은, 머더보드상에 내부 버스를 부설하여 이루어지는 베이스 유닛(백플레인이라고도 칭하여진다)(10)에 대해, 각각 커넥터(도시 생략)를 통하여 착탈 자유롭게 장착되어 있다. 이로써, CPU 유닛(12)과 각 I/O 유닛(13)의 각각은, 내부 버스(도시 생략)를 통하여 이어지게 된다.

증설 블록(2)은, 전원 유닛(21) 및 블록간 접속 유닛(23) 외에, 복수의 제어 유닛을 포함하고 있다. 이 예에서는, 제어 유닛으로서는 5대의 I/O 유닛(IN 유닛, 0UT 유닛, IN, 0UT 혼재 유닛을 포함한다)(22)이 나타나 있지만, 그 밖에, 제어 유닛으로서는, 통신 유닛(마스터·슬레이브 통신 유닛, PLC 사이 통신 유닛을 포함한다), 각종의 특수 기능 유닛(PID 연산 유닛, 모션·컨트롤 유닛 등등)을 포함하여도 좋다.

그들의 유닛(21 내지 23)은, 머더보드상에 내부 버스를 부설하여 이루어지는 베이스 유닛(백플레인이라고도 칭하여진다)(20)에 대해, 각각 커넥터(도시 생략)를 통하여 착탈 자유롭게 장착되어 있다. 이로써, 각 I/O 유닛(22)의 각각은, 내부 버스(도시 생략)를 통하여 이어지게 된다.

증설 블록(3)은, 전원 유닛(31) 및 블록간 접속 유닛(33) 외에, 복수의 제어 유닛을 포함하고 있다. 이 예에서도, 제어 유닛으로서는, 5대의 I/O 유닛(IN 유닛, 0UT 유닛, IN, 0UT 혼재 유닛을 포함한다)(32)이 나타나 있지만, 그 밖에, 제어 유닛으로서는, 통신 유닛(마스터·슬레이브 통신 유닛, PLC 사이 통신 유닛을 포함한다), 각종의 특수 기능 유닛(PID 연산 유닛, 모션·컨트롤 유닛 등등)을 포함하여 도 좋다.

그들의 유닛(31 내지 33)은, 머더보드상에 내부 버스를 부설하여 이루어지는 베이스 유닛(백플레인이라고도 칭하여진다)(30)에 대해, 각각 기판 커넥터(도시 생략)를 통하여 착탈 자유롭게 장착되어 있다. 이로써, 각 I/O 유닛(32)의 각각은, 내부 버스(도시 생략)를 통하여 이어지게 된다.

블록간 접속 유닛(14, 23, 33)은, 거의 같은 구조를 갖는다. 즉, 그들의 유닛(14, 23, 33)의 배면측은 기판 커넥터를 통하여 베이스 유닛(10, 20, 30)상의 내부 버스(도시 생략)에 접속된다. 또한, 그들의 유닛(14, 23, 33)의 앞면측에는, 내부 버스를 외부로 도출하기 위한 외부 도출구로서 기능하는 리셉터클(커넥터의 한쪽의 접속 부재)이 마련되어 있다.

보다 구체적으로는, 기본 블록(1)의 블록간 접속 유닛(14)의 앞면에는, 베이스 유닛(10)상에 부설된 내부 버스(도 12 부호 101 참조)를 외부로 도출하기 위한 하단측 외부 도출구로서 기능하는 리셉터클(14a)이 마련되어 있다.

또한, 증설 블록(2)의 블록간 접속 유닛(23)의 앞면에는, 베이스 유닛(20)상에 부설된 내부 버스(도 12 부호 201 참조)를 외부로 도출하기 위한 하단측 외부 도출구로서 기능하는 리셉터클(23a)과, 베이스 유닛(20)상에 부설된 내부 버스(도 12 부호 201 참조)를 외부로 도출하기 위한 상단측 외부 도출구로서 기능하는 리셉터클(23b)이, 좌우로 나열하여 배치되어 있다.

또한, 증설 블록(3)의 블록간 접속 유닛(33)의 앞면에는, 베이스 유닛(30)상에 부설된 내부 버스(도 12 부호 301 참조)를 외부로 도출하기 위한 하단측 외부 도출구로서 기능하는 리셉터클(33a)과, 베이스 유닛(20)상에 부설된 내부 버스(도 12 부호 301 참조)를 외부로 도출하기 위한 상단측 외부 도출구로서 기능하는 리셉터클(33b)이, 좌우로 나열하여 배치되어 있다.

기본 블록(1)과 증설 블록(2)간, 증설 블록(2)과 증설 블록(3) 사이는, 케이블로 이어진다. 즉, 이 예에서는, 기본 블록(1)의 블록간 접속 유닛(14)과 증설 블록(2)의 블록간 접속 유닛(23) 사이는, 케이블(41)로 이어진다. 마찬가지로, 증설 블록(2)의 블록간 접속 유닛(23)과 증설 블록(3)의 블록간 접속 유닛(33) 사이는, 케이블(42)로 이어진다.

보다 구체적으로는, 케이블(41)의 상단측 단부에는 플러그(커넥터의 다른쪽의 접속 부재)(41a)가 부착되고, 케이블(41)의 하단측 단부에는 플러그(41b)가 부착되어 있다. 마찬가지로, 케이블(42)의 상단측 단부에는 플러그(42a)가 부착되어 있고, 케이블(42)의 하단측 단부에는 플러그(42b)가 부착되어 있다. 이들의 플러그는 거의 동일한 구조를 갖고 있고, 하나의 케이블 인입구와 하나의 접속구를 갖는다. 플러그와 인입된 케이블의 접속은 나사체결이나 솔더링 등의 고정적인 수단으로 행하여진다.

기본 블록(1)의 블록간 접속 유닛(14)과 증설 블록(2)의 블록간 접속 유닛(23) 사이를 케이블(41)로 잇는 경우, 플러그(41a)는 리셉터클(14a)에 장착되고, 플러그(41b)는 리셉터클(23b)에 장착된다. 이때, 플러그(41a)와 리셉터클(14a)로 착탈 가능한 커넥터가 구성되고, 플러그(41b)와 리셉터클(23b)로 착탈 가능한 커넥터가 구성된다.

마찬가지로, 증설 블록(2)의 블록간 접속 유닛(23)과 증설 블록(3)의 블록간 접속 유닛(33) 사이를 케이블(42)로 잇는 경우, 플러그(42a)는 리셉터클(23a)에 장착되고, 플러그(42b)는 리셉터클(33b)에 장착된다. 이때, 플러그(42a)와 리셉터클(23a)로 착탈 가능한 커넥터가 구성되고, 플러그(42b)와 리셉터클(33b)로 착탈 가능한 커넥터가 구성된다.

환언하면, 기본 블록(1)의 하단측 외부 도출구(리셉터클(14a))와 증설 블록(2)의 상단측 외부 도출구(리셉터클(23b)) 사이, 및 상단측에 위치하는 증설 블록(2)의 하단측 외부 도출구(리셉터클(23a))와 하단측에 위치하는 증설 블록(3)의 상단측 외부 도출구(리셉터클(33b)) 사이는, 케이블(41, 42)을 각각 통하여 이어짐과 함께, 케이블(41, 42)의 양단과 각 외부 도출구(리셉터클(14a, 23a, 23b, 33a, 33b)) 사이에는, 착탈 가능한 커넥터(리셉터클과 플러그의 조(組))가 개재되게 된다.

이와 같은 PLC 장치의 전기적 하드웨어 구성도가 도 12에 도시되어 있다. 또한, 도면에 있어서, 10a, 20a, 30a는, 베이스 유닛(10, 20, 30)상에 있어서의 CPU 유닛과 전원 유닛 이외의 유닛을 떼어내어 노출시킨 영역이다.

동 도면에 도시되는 바와 같이, 기본 블록(1)의 베이스 유닛(10)의 영역(10a)에는, ASIC로 구성된 베이스 제어 회로(103)가 마련되어 있다. 또한, 증설 블록(2)의 베이스 유닛(20)의 영역(20a)에는, 각각 ASIC로 구성된 베이스 제어 회로(203)와, 전원 상태 통지 회로(204)가 마련되어 있다. 또한, 증설 블록(3)의 베이스 유닛(30)의 영역(30a)에는, 각각 ASIC로 구성된 베이스 제어 회로(303)와, 전 원 상태 통지 회로(304)가 마련되어 있다.

베이스 제어 회로(103, 203, 303)는, 각각, 내부 레지스터(103a, 203a, 303a)를 포함하고 있다. 내부 레지스터(103a, 203a, 303a)는 같은 구성을 갖는 것이다. 베이스 제어 회로(103, 203, 303)는, 내부 레지스터(103a, 203a, 303a)에 대한 리드·라이트 동작을 관리한다. 내부 레지스터에는, 해당 베이스 유닛상에 장착되는 I/O 유닛이나 제어 유닛마다 급전하는지의 여부의 정보 등이 격납된다. CPU 유닛은, 버스 라인(101, 201, 301)을 통하여 내부 레지스터(103a, 203a, 303a)의 내용을 리드 또는 라이트할 수 있다.

전원 상태 통지 회로(204, 304)는, 각각 전원 유닛(21, 31)의 상태를 감시하고, 그 결과를 버스 라인(206, 306)을 통하여 CPU 유닛에 전하는 기능을 구비하고 있다.

특허 문헌 1 : 일본국 특개평6-124103호 공보

그러나, 이와 같은 종래의 블록 단위(베이스 유닛 단위)에서의 증설이 가능한 PLC 장치에서는, PLC 장치가 운전 상태에서 새롭게 증설 블록을 추가하여 연결하면, 버스 이상(異常)이나 증설 블록 전원 OFF 이상 등이 발생하고, 운전을 정지하여 버린다. 그 때문에, 운전중의 PLC 장치에 대해 새롭게 증설 블록을 추가하여 연결하기 위해서는, 그때마다, PLC 장치의 운전을 정지시켜야 한다는 문제점이 있다.

본 발명은, 상술한 문제점에 착안하여 이루어진 것이고, 그 목적으로 한 점은, 장치의 운전을 정지시키는 일 없이, 블록 단위(베이스 유닛 단위)로의 증설을 실현 가능하게 한 PLC 장치를 제공하는 데 있다.

본 발명의 또다른 목적 및 작용 효과에 관해서는, 명세서의 이하의 기술을 참조함에 의해, 당업자라면 용이하게 이해될 것이다.

상기한 과제는, 다음과 같은 구성을 갖는 PLC에 의해 해결된다. 즉, 이 PLC 장치는, 기본 블록과 1 또는 2 이상의 증설 블록을 증설 케이블을 통하여 연결하여 이루어지는 것이다.

기본 블록은, CPU 유닛 및 I/O 유닛을 포함하는 복수의 제어 유닛과, 그들의 제어 유닛 끼리를 잇는 내부 버스와, 내부 버스를 외부로 도출하는 하단측 외부 도출구를 포함하고, 증설 블록은, I/O 유닛을 포함하는 복수의 제어 유닛과, 그것들 제어 유닛 끼리를 잇는 내부 버스와, 내부 버스를 외부로 도출하는 상단측 외부 도출구, 또는, 내부 버스를 외부로 도출하는 상단측 외부 도출구 및 하단측 외부 도출구를 포함하고 있다.

또한, 기본 블록의 하단측 외부 도출구와 증설 블록의 상단측 외부 도출구 사이, 및 상단측에 위치하는 증설 블록의 하단측 외부 도출구와 하단측에 위치하는 증설 블록의 상단측 외부 도출구 사이는, 케이블을 통하여 이어짐과 함께, 케이블의 양단과 각 외부 도출구 사이에는, 착탈 가능한 커넥터가 개재되어 있다.

또한, 각 증설 블록의 각각에는, 내부 버스와 하단측 외부 도출구 사이를 ON, OFF할 수 있는 하단 증설 버스 게이트 회로와, 하단 증설 버스 제어 신호를 기억시키기 위한 제 1의 기억 영역과, 하단 증설 전원 상태 통지 신호를 기억시키기 위한 제 2의 기억 영역을 갖음과 함께, 그들의 기억 영역은 내부 버스를 통하여 리드 또는 라이트 가능하게 된 내부 레지스터와, 전원이 투입 상태에 있는지, 전원이 끊긴 상태에 있는지를 검지하여, 상단에 위치하는 블록에 통지되어야 할 하단 증설 전원 상태 통지 신호를 생성하는 기능을 갖는 전원 상태 통지 회로와, 하단측에 위치하는 증설 블록으로부터 도래하는 하단 증설 전원 상태 통지 신호를 내부 레지스터의 제 2의 기억 영역에 라이트하는 기능과, 내부 레지스터의 제 1의 기억 영역에 기억된 하단 버스 제어 신호의 내용에 응하여 하단 증설 버스 게이트를 ON, OFF하는 기능을 갖는 제어 수단이 마련되어 있다.

그리고, 새롭게 추가되는 증설 블록과 기본 블록에 포함되는 CPU 유닛이 내부 레지스터를 통하여 정보의 교환을 행함으로써, 증설 블록의 온라인 장착이 가능 하게 된다.

이와 같은 구성에 의하면, 하단측 외부 도출구로부터 내부 버스에 이르는 경로에 개재되는 하단 증설 버스 게이트는, 추가되는 블록의 전원이 투입되지 않는 한 OFF 상태로 유지되기 때문에, 커넥터 장착시에는 추가되는 블록의 전원을 끊어 둠으로써, 커넥터 장착시에 기존 시스템의 내부 버스에 이상 신호가 들어가는 것을 회피할 수 있는 한편, 커넥터 장착 후에 추가되는 블록에 전원 투입함으로써, 하단 증설 버스 게이트는 단독으로 ON 상태로 되기 때문에, 추가된 블록의 기동을 유연하게 행할 수 있다.

상술한 PLC 장치에서는, 내부 버스와 하단측 외부 도출구 사이를 ON, OFF할 수 있는 하단 증설 버스 게이트 회로와, 하단 증설 버스 제어 신호를 기억시키기 위한 제 1의 기억 영역과, 하단 증설 전원 상태 통지 신호를 기억시키기 위한 제 2의 기억 영역을 갖음과 함께, 그들의 기억 영역은 내부 버스를 통하여 리드 또는 라이트 가능하게 된 내부 레지스터와, 하단측에 위치하는 증설 블록으로부터 도래하는 하단 증설 전원 상태 통지 신호를 내부 레지스터의 제 2의 기억 영역에 라이트하는 기능과, 내부 레지스터의 제 1의 기억 영역에 기억된 하단 버스 제어 신호의 내용에 응하여 하단 증설 버스 게이트를 ON, OFF하는 기능을 갖는 제어 수단을 기본 블록에도 마련하여도 좋다.

이와 같은 구성에 의하면, 기본 블록에 대해 증설 블록을 연결하는 작업에 대해서도, 시스템의 가동을 계속하면서 행할 수 있다.

본 발명에 의하면, 장치의 운전을 정지시키는 일 없이, 블록 단위(베이스 유닛 단위)로의 증설을 실현 가능하게 한 PLC 장치를 제공할 수 있다.

이하에, 본 발명에 관한 PLC 장치의 알맞는 실시의 한 형태를 첨부 도면을 참조하면서 상세히 설명한다. 또한, 본 발명에 관한 PLC 장치의 외관 구성도는 도 11과 같고, 그 설명은 생략한다.

본 발명에 관한 PLC 장치의 전기적 하드웨어 구성도가 도 1에 도시되어 있다. 또한, 도면에서, 10a, 20a, 30a는, 베이스 유닛(10, 20, 30)상에 있어서의 CPU 유닛과 전원 유닛 이외의 유닛을 떼어내어 노출시킨 영역이다.

동 도면에 도시되는 바와 같이, 기본 블록(1)의 베이스 유닛(10)의 영역(10a)에는, 각각 ASIC로 구성된 하단 증설 버스 제어 수단(102)과, 베이스 제어 회로(103)가 마련되어 있다. 또한, 증설 블록(2)의 베이스 유닛(20)의 영역(20a)에는, 각각 ASIC로 구성된 하단 증설 버스 제어 수단(202)과, 베이스 제어 회로(203)와, 전원 상태 통지 회로(204)가 마련되어 있다. 또한, 증설 블록(3)의 베이스 유닛(30)의 영역(30a)에는, 각각 ASIC로 구성된 하단 증설 버스 제어 수단(302)과, 베이스 제어 회로(303)와, 전원 상태 통지 회로(304)가 마련되어 있다.

하단 증설 버스 제어 수단(102, 202, 302)은, 도 6에 도시되는 하단 증설 버스 게이트 회로(601)를 각각 포함하고 있다. 이 하단 증설 버스 게이트 회로(601)는, 각 블록(1 내지 3) 내에서, 내부 버스와 하단측 외부 도출구 사이를 ON, OFF 가능하게 되어 있다. 도 6을 이용하여 하단 증설 버스 게이트 회로(601)를 보다 상 세히 설명한다. 또한, 동 도면중 구성 요소에 있어서, 도 1과 같은 구성 요소에 관해서는 도 1과 같은 번호를 붙이고 있다. 하단 증설 버스 게이트 회로(601)는, 각 블록의 내부 버스(101, 201, 301)를 연장하는 접속 경로(101a, 201a, 301a와 101c, 201c, 301c) 사이에 스리 스테이트 버퍼(601a)를 개재시키는 구성으로 되어 있다. 각 블록의 접속 경로(101c, 201c, 301c)는 각각 하단측 외부 도출구로서의 리셉터클(14a, 23a, 33a)에 접속되어 있다. 그리고, 스리 스테이트 버퍼(601a)의 전환 입력단에는, 전환용의 제어 신호 라인으로서 하단 증설 버스 제어 신호(105a, 205a, 305a)가 접속되어 있다. 그 때문에, 이 스리 스테이트 버퍼(601a)는, 하단 증설 버스 제어 신호의 논리 상태에 응하여 이네이블 또는 디스이네불의 상태로 제어된다. 그 결과, 이 하단 증설 버스 게이트 회로(601)는, 내부 버스와 하단측 외부 도출구 사이를 ON, OFF할 수 있다.

도 1로 되돌아와, 보다 구체적으로는, 기본 블록(1) 내의 하단 증설 버스 제어 수단(102)에 포함되는 하단 증설 버스 게이트 회로(601)는, 내부 버스(101)와 리셉터클(하단측 외부 도출구)(14a) 사이의 접속 경로(101a)에 개재되어 있다. 따라서, 이 하단 증설 버스 게이트 회로(601)가 ON 상태로 되면, 내부 버스(101)와 리셉터클(14a) 사이가 도통 상태로 되고, 추가되는 증설 블록의 운전이 가능하게 됨에 대해, 하단 증설 버스 게이트 회로(601)가 OFF 상태로 되면, 내부 버스(101)와 리셉터클(14a) 사이는 비도통 상태로 되고, 리셉터클(14a)을 통하는 외부로부터의 이상 신호의 침입을 저지할 수 있다.

증설 블록(2) 내의 하단 증설 버스 제어 수단(202)에 포함되는 하단 증설 버 스 게이트 회로(601)는, 내부 버스(201)와 리셉터클(하단측 외부 도출구)(23a) 사이의 접속 경로(201a)에 개재되어 있다. 즉, 내부 버스(201)는, 리셉터클(하단측 외부 도출구)(23a)과의 접속 경로(201a)와 리셉터클(상단측 외부 도출구)(23b)과의 접속 경로(201b)를 갖지만, 하단 증설 버스 게이트 회로(601)는, 내부 버스(201)와 리셉터클(하단측 외부 도출구)(23a) 사이의 접속 경로(201a)에 개재된다. 따라서, 하단 증설 버스 게이트 회로(601)가 ON 상태로 되면, 내부 버스(201)와 리셉터클(23a) 사이가 도통 상태로 되어, 추가되는 증설 블록의 운전이 가능하게 됨에 대해, 하단 증설 버스 게이트 회로(601)가 OFF 상태로 되면, 내부 버스(201)와 리셉터클(23a) 사이는 비도통 상태로 되고, 리셉터클(23a)을 통하는 외부로부터의 이상 신호의 침입을 저지할 수 있다.

증설 블록(3) 내의 하단 증설 버스 제어 수단(302)에 포함되는 하단 증설 버스 게이트 회로(601)는, 내부 버스(301)와 리셉터클(하단측 외부 도출구)(33a) 사이의 접속 경로(301a)에 개재되어 있다. 즉, 내부 버스(301)는, 리셉터클(하단측 외부 도출구)(33a)과의 접속 경로(301a)와 리셉터클(상단측 외부 도출구)(33b)과의 접속 경로(301b)를 갖지만, 하단 증설 버스 게이트 회로(601)는, 내부 버스(301)와 리셉터클(하단측 외부 도출구)(33a) 사이의 접속 경로(301a)에 개재된다. 따라서, 이 하단 증설 버스 게이트 회로(601)가 ON 상태로 되면, 내부 버스(301)와 리셉터클(33a) 사이가 도통 상태로 되고, 추가되는 증설 블록의 운전이 가능하게 됨에 대해, 하단 증설 버스 게이트 회로(601)가 OFF 상태로 되면, 내부 버스(301)와 리셉터클(33a) 사이는 비도통 상태로 되고, 리셉터클(33a)을 통하는 외부로부터의 이상 신호의 침입을 저지할 수 있다.

베이스 제어 회로(103, 203, 303)는, 각각, 내부 레지스터(103a, 203a, 303a)를 포함하고 있다. 내부 레지스터(103a, 203a, 303a)는 같은 구성을 갖는 것이고, 예를 들면, 도 2에 도시되는 바와 같이, 복수의 개별 내부 레지스터(1 내지 n)를 갖고 있다. 이 예에서는, 제 k번째의 개별 레지스터 내에는, 제 1의 기억 영역(A1)과 제 2의 기억 영역(A2)이 정의되어 있고, 그 중, 제 1의 기억 영역(A1)에는 「하단 증설 버스 제어 신호」의 상태(ON/OFF, "1"/"0")가 기억되고, 제 2의 기억 영역(A2)에는 「하단 증설 전원 상태 통지 신호」의 상태(ON/OFF, "1"/"0")가 기억된다. 베이스 제어 회로(103, 203, 303)는, 내부 레지스터(103a, 203a, 303a)에 대한 리드·라이트 동작을 관리한다. 내부 레지스터에는, 해당 베이스 유닛상에 장착되는 I/O 유닛이나 제어 유닛마다 급전하는지의 여부의 정보 등이 격납된다. CPU 유닛은, 버스 라인(101, 201, 301)을 통하여 내부 레지스터(103a, 203a, 303a)의 내용을 리드 또는 라이트할 수 있다.

전원 상태 통지 회로(204, 304)는, 각각, 전원 유닛(21, 31)의 상태를 감시하고, 그 결과를 버스 라인(206, 306)을 통하여 CPU 유닛에 전하는 기능을 구비하고 있다.

기본 블록(1) 내의 하단 증설 버스 제어 수단(102)은, 도 8에 도시되는 하단 증설 전원 상태 통지 회로(603)를 포함하고 있다. 또한, 증설 블록(2, 3) 내의 하단 증설 버스 제어 수단(202, 302)은, 도 7에 도시되는 하단 증설 전원 상태 통지 회로(602)를 포함하고 있다.

도 8을 이용하여 기본 블록(1)의 하단 증설 버스 제어 수단(102)에 포함되는 하단 증설 전원 상태 통지 회로(603)를 보다 상세히 설명한다. 또한, 동 도면중의 구성 요소에 있어서, 도 1과 같은 구성 요소에 대해서는 도 1과 같은 번호를 붙이고 있다. 하단 증설 전원 상태 통지 회로(603)는, 접속 경로(107c)를 입력으로 하고, 출력을 하단 증설 전원 상태 통지 신호(105b)로 하는 0R 회로(603a)로 구성된다. 이 접속 경로(107c)는, 기본 블록(1)과 증설 블록(2)이 케이블(41)로 접속된 상태에 있어서, 증설 블록(2)의 전원 상태 통지 회로(204)로부터 출력되는 버스 라인(206)을 입력으로 하는 0R 회로(602b)(도 7 참조)의 출력 신호 라인과 접속된다. 따라서, 기본 블록(1)의 하단에 위치하는 증설 블록(2)의 전원 유닛(21)의 상태가 기본 블록(1)의 내부 레지스터(103a)에 격납된다.

계속해서, 도 7을 이용하여 증설 블록(2, 3)의 하단 증설 버스 제어 수단(202, 302)에 포함되는 하단 증설 전원 상태 통지 회로(602)를 보다 상세히 설명한다. 또한, 동 도면중의 구성 요소에 있어서, 도 1과 같은 구성 요소에 관해서는 도 1과 같은 번호를 붙이고 있다. 증설 블록(2)의 하단 증설 버스 제어 수단(202)에 포함되는 하단 증설 전원 상태 통지 회로(602)는, 접속 경로(207c)를 입력으로 하고, 출력을 하단 증설 전원 상태 통지 신호(205b)로 하는 0R 회로(602a)로 구성된다. 이 접속 경로(207c)는, 증설 블록(2)과 증설 블록(3)이 케이블(42)로 접속된 상태에서, 증설 블록(3)의 전원 상태 통지 회로(304)로부터 출력되는 버스 라인(306)을 입력으로 하는 0R 회로(602b)의 출력 신호 라인과 접속된다. 따라서, 증설 블록(2)의 하단에 위치하는 증설 블록(3)의 전원 유닛(31)의 상태가 증설 블 록(2)의 내부 레지스터(203a)에 격납된다. 마찬가지로, 증설 블록(3)의 내부 레지스터(303a)에는, 증설 블록(3)의 하단에 증설된 증설 블록의 전원 유닛의 상태가 격납된다.

도 5에는, 하단 증설 버스 제어 수단의 처리가 플로우 차트로 도시되어 있다. 하단 증설 버스 제어 수단(102, 202, 302)에는, 도 5(b)에 도시되는 바와 같이, 각각 하단에 위치하는 블록(베이스)의 전원 상태 통지 회로(204, 304)로부터 보내 오는 하단 증설 전원 상태 통지 신호를 수신함과 함께(스텝 511), 이것을 각각 내부 레지스터(103a, 203a, 303a)의 하단 증설 전원 상태 통지 신호 영역(제 2의 기억 영역(A2))에 상태 기록을 하도록(스텝 512) 한 제 1의 기능과, 도 5(a)에 도시되는 바와 같이, 내부 레지스터(103a, 203a, 303a)의 하단 증설 버스 제어 신호 영역(제 1의 기억 영역(A1))으로부터 상태 판독을 행하고(스텝 501), 하단 증설 버스 제어 신호의 상태가 "1"로 세트되어 있으면(스텝 502 YES), 대응하는 하단 증설 버스 게이트를 ON시킴에 대해(스텝 503), "1"로 세트되어 있지 않으면(스텝 502 NO), 대응하는 하단 증설 버스 게이트를 OFF시키도록 한(스텝 504), 제 2의 기능이 조립되어 있다.

환언하면, 각 하단 증설 버스 제어 수단(102, 202, 302)에는, 하단측에 위치하는 증설 블록으로부터 도래하는 하단 증설 전원 상태 통지 신호의 상태를 내부 레지스터의 제 2의 기억 영역(A2)에 라이트하는 제 1의 기능과, 내부 레지스터의 제 1의 기억 영역(A1)에 기억된 하단 버스 제어 신호의 상태에 응하여 하단 증설 버스 게이트를 ON, OFF하는 제 2의 기능이 조립되어 있는 것이다.

한편, 기본 블록(1)에 탑재된 CPU 유닛(12)측에는, 도 4에 도시되는 바와 같이, 온라인 베이스 추가(온라인 블록 추가)를 위한 처리가 조립되어 있다.

즉, 이 처리에서는, 우선, 그 시점에서 가장 하단에 위치하는 블록의 베이스 유닛의 내부 레지스터에 액세스함에 의해, 그 내부 레지스터의 제 1 기억 영역(A1)에 기억된 하단 증설 전원 상태 통지 신호의 상태를 리드한다(스텝 401).

여기서, 그 시점에서 가장 하단에 위치하는 블록의 베이스 유닛의 내부 레지스터에 액세스하는 것에 관해서는, 시스템 기동시에 있어서의 어드레스 인식 결과가 이용된다. 즉, 이 예에서는, 도 9에 도시되는 바와 같이, 각 베이스 유닛(10, 20, 30)의 각각에는, 베이스 위치 지정 신호 라인(101, 202, 301)과 가산기(108, 208, 308)가 조립되어 있다. 그리고, 각 베이스 유닛(10, 20, 30)이 케이블(41, 42)을 통하여 차례로 연달아(芋蔓式)(고구마덩굴 모양) 연결됨으로써, 가산기(108, 208, 308)의 작용에 의해, 각 베이스 유닛(10, 20, 30)에는 자동적으로 고유한 베이스 위치(어드레스)가 할당된다.

한편, 시스템의 기동시에는, 도 10에 도시되는 바와 같이, 각 베이스 유닛상에 탑재된 각 유닛(UNIT) 및 베이스 제어 회로(103, 203, 303)에 액세스하면서(스텝 1001), 그 리스폰스의 정상/이상을 확인함으로써(스텝 1002), 해당하는 어드레스에 유닛 또는 베이스 제어 회로의 탑재를 인식하는 처리(스텝 1003)를, 모든 유닛 및 베이스 제어 회로의 각각에 대해 반복함에 의해(스텝 1004), 어드레스 인식 결과가 얻어지게 된다. 이렇게 하여 얻어진 어드레스 인식 결과에 의거하여, 전술한 그 시점에서 가장 하단에 위치하는 블록 베이스 유닛의 내부 레지스터에의 액세 스가 행하여지는 것이다.

도 4로 되돌아와, 리드된 하단 증설 전원 상태 통지 신호의 상태에 의거하여, 전원이 정상(투입 상태)인지, 이상(투입되지 않은 상태)인지의 판정이 행하여진다(스텝 402). 또한, 그 전제로서는, 하단 증설 전원 상태 통지 신호의 상태는, 시스템 기동시에는 "전원 이상"으로 설정되어 있다.

여기서, 전원 정상이라고 판정되면(스텝 402 YES), 그 베이스 유닛의 내부 레지스터의 제 1의 기억 영역(A1)에는, 하단 증설 버스 제어 신호의 세트 상태("l")가 기록된다. 그러면, 전술한 하단 증설 버스 제어 수단에 조립된 제 2의 기능의 작용에 의해, 그 최하단에 위치하는 베이스 유닛의 하단 증설 버스 게이트는 OFF 상태로부터 ON 상태로 조작되고(스텝 404), 이로써 현재 최하단에 위치하는 베이스 유닛의 내부 버스와 앞으로 추가되게 되는 베이스 유닛의 내부 버스가 도통하게 된다. 또한, 그 전제로서는, 시스템 기동시에 하단 증설 버스 제어 신호는 리셋 상태("0")로 되어 있다.

계속해서, 추가되는 베이스 유닛으로부터 규정의 정보가 취득되고(스텝 405), 그 취득된 정보에 의거하여, 그 베이스 유닛의 정상/이상의 판정이 행하여진다(스텝 406).

여기서, 추가되는 베이스 유닛이 정상이라고 판정되면(스텝 406 YES), 스텝 408로 진행하고, 추가되는 베이스 유닛의 내부 레지스터의 제 1의 기억 영역에는, 하단 증설 버스 제어 신호의 리셋 상태("0")가 기록된다. 그러면, 전술한 하단 증설 버스 제어 수단에 조립된 제 2의 기능의 작용에 의해, 그 최하단에 위치하는 베 이스 유닛의 하단 증설 버스 게이트는 ON 상태로부터 OFF 상태로 조작되고, 이로써 추가되는 베이스 유닛의 내부 버스와 하단측 외부 도출구 사이는 비도통으로 된다. 이것에 대해, 추가되는 베이스 유닛이 이상이라고 판정되면(스텝 406 NO), 그 추가는 실패라고 인식되고(스텝 407), 최하단 베이스의 내부 레지스터의 제 1의 기억 영역에는, 하단 증설 버스 제어 신호의 리셋 상태("0")가 기록된다(스텝 409). 그러면, 전술한 하단 증설 버스 제어 수단에 조립된 제 2의 기능의 작용에 의해, 그 최하단에 위치하는 베이스 유닛의 하단 증설 버스 게이트는 ON 상태로부터 OFF 상태로 조작되고, 이로써 현재 최하단에 위치하는 베이스 유닛의 내부 버스와 앞으로 추가되게 되는 베이스 유닛의 내부 버스가 비도통으로 된다. 또한, 스텝 402의 처리에서 전원이 정상이 아니라고 판정되면 베이스 유닛의 추가는 실패라고 인식되고(스텝 403), 이 처리를 종료한다. 이 온라인 베이스 추가를 위한 처리를 실행하는 타이밍으로서는, 예를 들면, CPU 유닛의 반복 처리의 일부로서 주기적으로 실행하도록 구성하는 것이 고려된다. CPU 유닛은, 전원 ON 후, 초기 처리를 실행하고, 그 후, 공통 처리, 유저 프로그램 실행 처리, I/O 리프레시 처리, 주변 서비스 처리의 4개의 처리를 반복하여 실행하는 것이 알려져 있다. 예를 들면, 이 공통 처리의 일부로서 도 4에서 도시되는 처리를 실행하도록 구성할 수 있다. 물론, 베이스 유닛 증설을 위해 증설 케이블이 장착된 것을 검출하고, 인터럽트 처리로 실행하도록 구성하여도 좋다.

다음에, 상술한 구성(하단 증설 버스 제어 수단의 회로 구성 및 기능, 베이스 제어 회로의 내부 구성, 전원 상태 통지 회로의 회로 구성 및 기능, CPU 유닛의 처리)을 전제로 하여, 이 실시 형태에 관한 PLC 장치의 작용을 도 3의 플로우 차트를 참조하여 설명한다.

동 도면에 도시되는 바와 같이, 유저는 우선, 추가하는 유닛(I/O 유닛, 통신 유닛, 특수 기능 유닛 등등)을 실장한 유닛 베이스를 가동중의 시스템에 접속한다(스텝 301). 즉, 도 1의 예라면, 우선, 동 도(a)에 도시되는 바와 같이, 증설 블록(3)을 준비하고, 다음에, 동 도(b)에 도시되는 바와 같이, 증설 블록(2)과 증설 블록(3)을 케이블(42)로 연결한다. 이때, 증설 블록(2)에는 상단측 리셉터클(23b)과는 별도로, 하단측 리셉터클(23a)이 준비되어 있다.

계속해서, 유저는, 추가 베이스의 전원을 ON한다(스텝 302). 즉, 도 1의 예라면, 추가 베이스인 증설 블록(3)에 대해, 전원 스위치의 조작 등으로 전원 투입을 행한다. 그러면, 전술한 전원 상태 통지 회로(304)가 작동함에 의해, 소정의 신호 라인 및 케이블(42)을 통하여, 증설 블록(3)으로부터 증설 블록(2)에 하단 베이스 전원 상태 통지 신호가 보내지고, 이것을 받아서, 하단 증설 버스 제어 수단(202)에 조립된 제 1의 기능의 작용에 의해, 내부 레지스터(203a) 내의 제 2의 기억 영역(A2)에는, 하단 베이스 전원 상태 통지 신호가 자동적으로 기록된다.

계속해서, 앞서 도 4를 참조하여 설명한 CPU 유닛측의 처리(온라인 베이스 추가 처리)가 실행된다(스텝 303). 그러면, CPU 유닛(12)은, 내부 레지스터(203a) 내의 제 2의 기억 영역(A2)으로부터 하단 베이스 전원 상태 통지 신호를 판독함과 함께, 이것이 "전원 정상"이기 때문에, 내부 레지스터(203a) 내의 제 1의 기억 영역(A1)에 대해, 하단 증설 버스 제어 신호의 세트 상태를 나타내는 "1"을 기록한 다.

그러면, 하단 증설 버스 제어 수단(202)에 조립된 제 2의 기능의 작용에 의해, 하단 증설 버스 제어 수단(202)에 조립된 하단 증설 버스 게이트는 OFF 상태로부터 ON 상태로 조작되고, 이로써 현재 최하단에 위치하는 베이스 유닛(20)의 내부 버스(201)와 앞으로 추가되게 되는 베이스 유닛(30)의 내부 버스(301)가 도통하여, 증설 성공이 된다. 또한, 예정된 성공 조건이 불성립인 경우에는, 전술한 바와 같이 증설 실패로 된다.

즉, 추가 베이스의 상태가 정상이면(스텝 304 YES), 베이스 추가는 정상 종료하고, 추가 시스템에서의 가동이 계속되는 것(스텝 305)에 대해, 추가 베이스의 상태가 정상이 아니면(스텝 304 NO), 베이스 추가는 실패 종료하고, 추가 전의 상태로 되돌아온다(스텝 306).

이와 같이, 이 실시예 장치에 의하면, 기존 시스템을 구성하는 최하단의 블록(2)의 하단측 리셉터클(23a)로부터 내부 버스(201)에 이르는 경로에 개재되는 하단 증설 버스 게이트(601)는, 추가되는 블록(3)의 전원이 투입되지 않는 한 OFF 상태로 유지되기 때문에, 커넥터 장착시에는 추가되는 블록(3)의 전원을 끊어 둠으로써, 커넥터 장착시에 기존 시스템의 내부 버스에 이상 신호가 들어가는 것을 회피할 수 있는 한편, 커넥터 장착 후에 추가되는 블록(3)에 전원 투입함으로써, 하단 증설 버스 게이트(601)는 단독으로 ON 상태로 되기 때문에, 추가되는 블록(3)의 기동을 유연하게 행할 수 있다.

더하여, 이 실시 형태에서는, 기본 블록(1) 내에도, 하단 증설 버스 제어 수 단(102), 베이스 제어 회로(103)가 내장되어 있기 때문에, 기본 블록(1)에 대해 증설 블록(2)을 연결하는 작업에 관해서도, 시스템의 가동을 계속하면서 행할 수 있다.

또한, 이상의 실시 형태에서는, 본 발명을 빌딩·블록형의 PLC에 적용하였지만, 본 발명은 각 유닛 내에 버스의 일부를 내장시키고, 그들의 유닛을 서로 인접하여 커넥터 접속함으로써, 일련의 내부 버스가 출현하도록 한 백플레인리스형의 PLC 장치에도 적용할 수 있다.

본 발명에 의하면, 장치의 운전을 정지시키는 일 없이, 블록 단위(베이스 유닛상위)로의 증설을 간단한 조작으로 실현 가능하게 한 PLC 장치를 제공할 수 있다.

도 1은 본 발명에 관한 PLC 장치의 전기적 하드웨어 구성도.

도 2는 내부 레지스터의 상세 구성도.

도 3은 추가를 위한 유저 조작을 도시하는 플로우 차트.

도 4는 온라인 베이스 추가를 위한 CPU 유닛의 처리를 도시하는 플로우 차트.

도 5는 하단 증설 버스 제어 수단의 처리를 도시하는 플로우 차트.

도 6은 ASIC로 구성되는 각 회로의 개념도(1).

도 7은 ASIC로 구성되는 각 회로의 개념도(2).

도 8은 ASIC로 구성되는 각 회로의 개념도(3).

도 9는 절대 어드레스의 할당 방법의 설명도.

도 10은 유닛/어드레스 인식을 위한 CPU 유닛의 처리를 도시하는 플로우 차트.

도 11은 종래 PLC 장치의 외관 구성도.

도 12는 종래 PLC 장치의 전기적 하드웨어 구성도.

(도면의 주요 부분에 대한 부호의 설명)

1 : 기본 블록 2 : 증설 블록

3 : 증설 블록 10 : 베이스 유닛

10a : 유닛 장착 영역 11 : 전원 유닛

12 : CPU 유닛 13 : I/O 유닛

14 : 블록간 접속 유닛 14a : 리셉터클

20 : 베이스 유닛 20a : 유닛 장착 영역

21 : 전원 유닛 22 : I/O 유닛

23 : 블록간 접속 유닛 23a : 리셉터클

30 : 베이스 유닛 30a : 유닛 장착 영역

31 : 전원 유닛 32 : I/O 유닛

33 : 블록간 접속 유닛 33a : 리셉터클

41 : 케이블 41a : 플러그

41b : 플러그 42 : 케이블

42a : 플러그 42b : 플러그

101 : 내부 버스 101a : 접속 경로

102 : 하단 증설 버스 제어 수단 103 : 베이스 제어 회로

103a : 내부 레지스터 201 : 내부 버스

201a : 접속 경로 201b : 접속 경로

202 : 하단 증설 버스 제어 수단 203 : 베이스 제어 회로

203a : 내부 레지스터 204 : 전원 상태 통지 회로

301 : 내부 버스 301a : 접속 경로

301b : 접속 경로 302 : 하단 증설 버스 제어 수단

303 : 베이스 제어 회로 303a : 내부 레지스터

304 : 전원 상태 통지 회로 A1 : 제 1의 기억 영역

A2 : 제 2의 기억 영역 601 : 하단 버스 게이트 회로

602 : 하단 증설 전원 상태 통지 회로

603 : 하단 증설 전원 상태 통지 회로

Claims

기본 블록과 1 또는 2 이상의 증설 블록을 증설 케이블을 통하여 연결(連設)하여 이루어지는 PLC 장치로서,

기본 블록은,

CPU 유닛 및 I/O 유닛을 포함하는 복수의 제어 유닛과,

그들의 제어 유닛 끼리를 잇는 내부 버스와,

내부 버스를 외부로 도출하는 하단측 외부 도출구를 포함하고,

증설 블록은,

I/O 유닛을 포함하는 복수의 제어 유닛과,

그들 제어 유닛 끼리를 잇는 내부 버스와,

내부 버스를 외부로 도출하는 상단측 외부 도출구, 또는, 내부 버스를 외부로 도출하는 상단측 외부 도출구 및 하단측 외부 도출구를 포함하고,

기본 블록의 하단측 외부 도출구와 증설 블록의 상단측 외부 도출구 사이, 및 상단측에 위치하는 증설 블록의 하단측 외부 도출구와 하단측에 위치하는 증설 블록의 상단측 외부 도출구 사이는, 케이블을 통하여 이어짐과 함께, 케이블의 양단과 각 외부 도출구 사이에는, 착탈 가능한 커넥터가 개재되어 있고,

각 증설 블록의 각각에는,

내부 버스와 하단측 외부 도출구 사이를 ON, OFF할 수 있는 하단 증설 버스 게이트 회로와,

하단 증설 버스 제어 신호를 기억시키기 위한 제 1의 기억 영역과, 하단 증설 전원 상태 통지 신호를 기억시키기 위한 제 2의 기억 영역을 갖음과 함께, 그들의 기억 영역은 내부 버스를 통하여 리드 또는 라이트 가능하게 된 내부 레지스터와,

전원이 투입 상태에 있는지, 전원이 끊긴 상태에 있는지를 검지하고, 상단에 위치하는 블록에 통지되어야 할 하단 증설 전원 상태 통지 신호를 생성하는 기능을 갖는 전원 상태 통지 회로와,

하단측에 위치하는 증설 블록으로부터 도래하는 하단 증설 전원 상태 통지 신호를 내부 레지스터의 제 2의 기억 영역에 라이트하는 기능과, 내부 레지스터의 제 1의 기억 영역에 기억된 하단 버스 제어 신호의 내용에 응하여 하단 증설 버스 게이트를 ON, OFF하는 기능을 갖는 제어 수단이 마련되어 있고,

그것에 의해, 새롭게 추가되는 증설 블록과 기본 블록에 포함되는 CPU 유닛이 내부 레지스터를 통하여 정보의 교환을 행함으로써, 증설 블록의 온라인 장착을 가능하게 한 것을 특징으로 하는 PLC 장치.
제 1항에 있어서,

내부 버스와 하단측 외부 도출구 사이를 ON, OFF할 수 있는 하단 증설 버스 게이트 회로와,

하단 증설 버스 제어 신호를 기억시키기 위한 제 1의 기억 영역과, 하단 증설 전원 상태 통지 신호를 기억시키기 위한 제 2의 기억 영역을 갖음과 함께, 그들 의 기억 영역은 내부 버스를 통하여 리드 또는 라이트 가능하게 된 내부 레지스터와,

하단측에 위치하는 증설 블록으로부터 도래하는 하단 증설 전원 상태 통지 신호를 내부 레지스터의 제 2의 기억 영역에 라이트하는 기능과, 내부 레지스터의 제 1의 기억 영역에 기억된 하단 버스 제어 신호의 내용에 응하여 하단 증설 버스 게이트를 ON, OFF하는 기능을 갖는 제어 수단이 기본 블록에도 마련되어 있는 것을 특징으로 하는 PLC 장치.