JP2993337B2 - ２重系のバスコントロ−ル方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，プログラマブルコント
ロ−ラ等の汎用制御装置を使用した制御システムに係
り，特に，制御の信頼性を必要とする場合に適切な待機
２重系の制御システムにおける簡易なバスコントロ−ル
方法に関するものである。

【０００２】

【従来の技術】各種化学プラントや機械加工，或いは鋳
造設備等の産業用システム，または，上下水道処理施設
等の公共用システム等の制御には，その制御システムに
コンピュ−タを主体要素にしたプログラマブルコントロ
−ラがしばしば使用される。上述のような制御において
は，主体要素であるプログラマブルコントロ−ラが故障
すると，例えば，何らかの原因で過電流遮断器がトリッ
プしたり電源装置が故障したり，または，プログラマブ
ルコントロ−ラを構成するいずれかのプリント板が故障
すると，それが軽度の故障であっても，システム全体の
機能が停止してしまうという問題があった。システム全
体の機能が停止すると，例えば，鋳造設備では溶解鉄が
流れ出したり，下水道処理施設では汚泥がタンクから氾
濫して流れ出すという問題や，化学プラントが化学反応
の中間で停止して多額の損害を被るというような問題も
発生する。その対策として，近時，信頼性を重視する制
御システムにおいては，２式の同一構成の制御ユニット
を用意し，常時はそのうちの１式を稼働させて他の１式
を待機させる待機２重系を構成した，いわゆる待機２重
化運転が実行される場合がある。待機２重化運転を実行
する待機２重系の制御システムには，例えば図５に示す
ような構成がある。

【０００３】図５において，２式のプログラマブルコン
トロ−ラ３１Ａと３１Ｂそれぞれの，Ｉ／Ｏバス３１
ａ，３１ｂは，この制御システムの制御用アクチェ−タ
やセンサ−類に接続する各種ケ−ブル３３が接続するＩ
／Ｏモジュ−ル３４にバスコントロ−ラ３５を介して接
続されている。バスコントロ−ラ３５は，内部に設けた
制御回路４０によって制御される。このバスコントロ−
ラ３５内部には，上述したＩ／Ｏバス３１ａ，３１ｂの
うちのアドレスバスが接続するアドレスマルチプレクサ
４１およびデ−タバスが接続するデ−タマルチプレクサ
４２が設けられ，アドレスマルチプレクサ４１およびデ
−タバスマルチプレクサ４２がＩ／０モジュ−ル３４に
接続している。また，バスコントロ−ラ３５には，コマ
ンド制御回路４３と，シエ−クハンドレジスタ４４が設
けられている。上述したコマンド制御回路４３は，２式
のプログラマブルコントロ−ラ３１Ａと３１Ｂそれぞれ
から出力されるコマンドの論理積をＩ／０モジュ−ル３
４に出力している。また，シエ−クハンドレジスタ４４
は，２式のプログラマブルコントロ−ラ３１Ａと３１Ｂ
のうちの稼働中のプログラマブルコントロ−ラが実行中
のデ−タを一時記録して他の待機中のプログラマブルコ
ントロ−ラに伝送する機能を備えている。即ち，上述の
機能構成において，２式のプログラマブルコントロ−ラ
３１Ａと３１Ｂはそれぞれ同一の構成であって，同一の
プログラムが格納されている。

【０００４】２式のプログラマブルコントロ−ラのうち
の第１のプログラマブルコントロ−ラ３１Ａが稼働して
いると，制御回路４０の働きで，アドレスマルチプレク
サ４１，デ−タマルチプレクサ４２，コマンド制御回路
４３はそれぞれ，Ｉ／０モジュ−ル３４が第１のプログ
ラマブルコントロ−ラ３１Ａに接続するように機能して
いる。また，第１のプログラマブルコントロ−ラ３１Ａ
は実行中のデ−タ等所定の情報をシエ−クハンドレジス
タ４４に書き込み，待機中の第２のプログラマブルコン
トロ−ラ３１Ｂはシエ−クハンドレジスタ４４に書き込
まれた情報を読み取って所定のデ−タ類を内部の記録機
能に記録し，また，第１のプログラマブルコントロ−ラ
３１Ａの故障検知を行っている。上述の稼働中に第１の
プログラマブルコントロ−ラ３１Ａが異常状態になる
と，故障を検知した制御回路４０は，アドレスマルチプ
レクサ４１，デ−タマルチプレクサ４２，コマンド制御
回路４３をそれぞれ，Ｉ／０モジュ−ル３４が第２のプ
ログラマブルコントロ−ラ３１Ｂに接続するように機能
する。また，第１のプログラマブルコントロ−ラ３１Ａ
が異常状態になったのを検知した第２のプログラマブル
コントロ−ラ３１Ｂは内部に記録したデ−タを使用して
この制御システムの制御を中断することなく実行する。
また，第２のプログラマブルコントロ−ラ３１Ｂは実行
中のデ−タ等所定の情報をシエ−クハンドレジスタ４４
に書き込む。

【０００５】

【発明が解決しようとする課題】ところで，上述したよ
うな待機２重系の構成による運転機能であると，切り替
え動作を実行する制御回路４０や，シエ−クハンドレジ
スタ４４は相互に各プログラマブルコントロ−ラの正常
か異常かを表示するフラグや必要容量のデ−タを記録す
る記録容量が必要である。また，稼働中のプログラマブ
ルコントロ−ラの制御機能は，その運転サイクル中に，
外部のＩ／Ｏ機能と同等条件のシエ−クハンドレジスタ
４４の所定番地に所定のデ−タ類の書き込み処理が必要
であり，従って，その制御と処理およびデ−タ伝送等の
時間が必要である。そのために，バスコントロ−ラ３５
の機能が複雑になるとともに，上述のデ−タ書き込み処
理を高速に実行するようにした場合，ノイズによってデ
−タが変質する恐れもあった。そのために，プログラマ
ブルコントロ−ラの動作１サイクルの時間を短縮する妨
げになっていた。また，稼働中のプログラマブルコント
ロ−ラとシエ−クハンドレジスタとの間のデ−タ伝送機
能のために，制御システムの設計条件が限定されるとい
う問題点もあった。また，交換したプログラマブルコン
トロ−ラを点検するため等の場合に，稼働プログラマブ
ルコントロ−ラを簡単に切り替えることができなかっ
た。本発明は上記従来のものの課題（問題点）を解決
し，単純な構成でプログラマブルコントロ−ラ等制御機
能の高速運転を可能にした操作性の良い２重系のバスコ
ントロ−ル方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明に基づく２重系のバスコントロ−ル方法におい
ては，２式の同一構成の制御機能ユニットを待機２重系
に構成する制御システムにおけるバスコントロ−ル方法
において，この制御システムの共通機能ユニットに２式
の制御機能ユニットのうちの稼働ユニットを指定するフ
ラグレジスタ機能を設け，フラグレジスタ機能の内容に
よって指定された稼働制御機能ユニットが稼働フロ−に
おける所定条件ごとに出力する自己正常信号が共通機能
ユニットに所定時間以上到達しない場合に，この稼働制
御機能ユニットが異常であると判定してフラグレジスタ
機能を反転させるようにした。この場合，上記２重系の
バスコントロ−ル方法において，２式の制御機能ユニッ
トそれぞれに通信機能を備え，稼働制御機能ユニットは
所定のデ−タをこの通信機能によって待機制御機能ユニ
ットに送信し，稼働制御機能ユニットが交代した場合
に，交代制御機能ユニットはこの受信デ−タを使用して
制御を続行するようにしても良い。また，上述したフラ
グレジスタ機能はスイッチ機能によって手動的に反転可
能にすることもできる。さらに，正常信号出力後にフラ
グレジスタ機能の内容判定をするようにしても良い。

【０００７】

【作用】本発明は，上述のような方法によって作動する
ようにしたので，稼働制御機能ユニットの異常発生によ
ってフラグレジスタ機能が速やかに反転する。また，フ
ラグレジスタ機能によって所定の制御機能ユニット，ま
たは正常な制御機能ユニットを稼働させることができ
る。また，稼働中の制御機能ユニットのデ−タ類は通信
機能によって待機中の制御機能ユニットに伝送されるの
で，伝送時間が制御機能ユニットの稼働に影響をおよぼ
さない。通信機能はこのシステムの条件に対応して適切
に設定できるので，その機能性能選択の自由度が高い。
さらに，フラグレジスタ機能をスイッチ機能によって手
動的に反転可能にした場合は，必要な場合に容易に稼働
制御機能ユニットを切り替えることができる。さらに，
正常信号出力後にフラグレジスタ機能の内容判定をする
ようにすると，スイッチ操作等によってフラグレジスタ
機能を反転する等の場合にも，制御システムが誤動作す
ることなく稼働ユニットの切り替えが確実に実行でき
る。

【０００８】

【実施例】本発明に基づく２重系のバスコントロ−ル方
法の実施例を図を参照して説明する。図１，図２に，本
発明を適用した制御システム用制御装置の構成例を示す
もので，図１は制御装置の機能構成を，図２は総合的構
成である。図１，図２において，１０は本発明を適用す
る施設の制御装置であって，制御装置１０は，２式の同
一構成の制御機能ユニットである，第１の制御機能ユニ
ット，例えばプログラマブルコントロ−ラ（以降ＣＰＵ
スタックと略称する）１Ａと，第２の制御機能ユニッ
ト，例えばプログラマブルコントロ−ラ（以降ＣＰＵス
タックと略称する）１Ｂ，および，この制御装置１０
と，その制御対象である施設に設けられる周辺機器やア
クチェ−タ，センサ−類とのインタフェ−ス機能とこの
制御システムの管理機能等を備えた，この制御装置の共
通機能ユニットである入出力接続機能（以降Ｉ／Ｏスタ
ックと略称する）２等によって構成されている。Ｉ／Ｏ
スタック２には，この制御装置１０の内部に配置される
各要素機能類と，制御装置１０の外部に配置される各要
素機能類との間を接続する信号伝送に必要な各種ケ−ブ
ル３，例えば，バスや，その他センサ−，アクチェ−タ
等を接続する信号線類に接続する端子が設けられてい
る。制御装置１０には，電源配電線１７が電源スイッチ
１８，過電流遮断器１９を経由した制御装置内電源母線
１７ａが上述した各スタックに入力している。

【０００９】第１のＣＰＵスタック１Ａと第２のＣＰＵ
スタック１Ｂは，電源装置１１，ＣＰＵカ−ド１２，通
信カ−ド１３，Ｉ／Ｏスタック（共通機能ユニット）接
続カ−ド１４，その他必要なカ−ド類によって構成され
ており，前述した電源母線１７ａが過電流遮断器１５を
経由して電源装置１１に入力している。上述した各カ−
ドはそれぞれ所定の機能回路を備えたユニットであっ
て，それぞれの機能は，機能サイズ等に対応して，１個
のカ−ド（ユニット）または複数のカ−ド（ユニット）
によって構成されている。電源装置１１は電源母線１７
ａから供給される電圧を，このＣＰＵスタック内の各部
の作動に適した直流電圧に変換する。ＣＰＵカ−ド１２
は，例えば，マイクロコンピュ−タとメモリ類を搭載
し，メモリにはこの制御装置が実行する所定のプログラ
マブルコントロ−ラとしてのプログラムが記録され，ま
た，処理中のデ−タを記録する機能を備えている。通信
カ−ド１３は第１のＣＰＵスタック１Ａと第２のＣＰＵ
スタック１Ｂの間で相互に詳細を後述する所定のデ−タ
類を伝送する通信機能を備えていて，（以下通信機能を
通信カ−ドと称す）第１のＣＰＵスタック１Ａと第２の
ＣＰＵスタック１Ｂの間を，両者の間の距離等の条件に
対応して，例えば，光ケ−ブルで接続している。Ｉ／Ｏ
スタック接続カ−ド１４はＣＰＵカ−ド１２との間をＣ
ＰＵスタック内のバスと信号線等で接続している。ま
た，Ｉ／Ｏスタック接続カ−ド１４はＩ／Ｏスタック２
との間を制御装置１０内のバスと信号線等で接続してい
る。また，Ｉ／Ｏスタック接続カ−ド１４は，この制御
システムの条件に対応して，入力信号，或いは，出力信
号の信号形状をその信号目的と必要条件に対応して，例
えば，ノイズを除去する，または，信号波形を許容処理
時間に適合するように変形する等の機能を備えることも
ある。

【００１０】Ｉ／Ｏスタック２は電源装置２１，切替カ
−ド２２，Ｉ／Ｏカ−ド２３，その他必要なカ−ド類に
よって構成されており，上述した電源母線１７ａが過電
流遮断器２５を経由して電源装置２１に入力している。
上述した各カ−ドはそれぞれ所定の機能回路を備えたユ
ニットであって，それぞれの機能は，機能サイズ等に対
応して，１個のカ−ド（ユニット）または複数のカ−ド
（ユニット）によって構成されている。電源装置２１は
電源母線１７ａから供給される電圧をこのＩ／Ｏスタッ
ク２内の各部の作動に適した直流電圧に変換する。切替
カ−ド２２は内部に詳細を後述するフラグレジスタ機能
２２ａを備え，フラグレジスタ機能２２ａは，この制御
装置１０の図示しない操作盤等に設けたフラグレジスタ
機能操作スイッチ２２ｂにも接続している。また，各Ｃ
ＰＵスタック１Ａ，１Ｂに制御装置１０内のバスや信号
線等で接続しており，このバスは，フラグレジスタ機能
２２ａの内容によって，第１のＣＰＵスタック１Ａ，ま
たは，第２のＣＰＵスタック１Ｂへの接続が切り替えら
れる。なお，信号線にはフラグレジスタ機能２２ａの内
容を伝送する機能も備えている。Ｉ／Ｏカ−ド２３に
は，制御装置１０の外部の各機器類との間を接続するバ
ス等所定の信号線を含むケ−ブル３が接続している。

【００１１】次に，上述したフラグレジスタ機能２２ａ
の働きを説明する。フラグレジスタ機能２２ａは，１お
よび０を表示する２ステ−ブルのフリップフロップまた
は相当機能によって構成され，その表示内容によって稼
働するＣＰＵスタックを指定する。例えば，フラグレジ
スタ機能２２ａと各ＣＰＵスタック１Ａ，１Ｂとの間は
実質的に図４に示すように接続されている。図４におい
て，２２ｃはインバ−タであって，その他の符号は図１
と共通である。即ち，フラグレジスタ機能２２ａが０の
場合は第２のＣＰＵスタック１Ｂに１を入力して，第２
のＣＰＵスタック１Ｂが稼働するように指定する。第１
のＣＰＵスタック１Ａには０を入力して，第１のＣＰＵ
スタック１Ａが待機するように指定する。また，フラグ
レジスタ機能２２ａの指定内容に従って，各所定のバス
類が指定された第２のＣＰＵスタック１Ｂに接続され
る。即ち，第２のＣＰＵスタック１Ｂが稼働を指定され
ると，各所定のバスが第２のＣＰＵスタック１Ｂに接続
され，第２のＣＰＵスタック１Ｂが稼働する。従って，
また，フラグレジスタ機能２２ａが１の場合は第１のＣ
ＰＵスタック１Ａにその稼働を指定し，第２のＣＰＵス
タック１Ｂには０を入力して，第２のＣＰＵスタック１
Ｂは待機するように指定する。第１のＣＰＵスタック１
Ａが稼働を指定されると，各所定のバスが第１のＣＰＵ
スタック１Ａに接続され，第１のＣＰＵスタック１Ａが
稼働する。

【００１２】この制御装置１０の電源スイッチ１８が操
作されて制御装置が立ち上がると，フラグレジスタ機能
２２ａは初期条件として予め設定された状態になる。即
ち，例えば，フラグレジスタ機能２２ａは１を出力し
て，第１のＣＰＵスタック１Ａを指定し稼働させる。従
って，第１のＣＰＵスタック１ＡのＩ／Ｏスタック接続
カ−ド１４は，Ｉ／Ｏスタック２との間に接続されるバ
ス類に伝送される入力信号を取り込むように機能し，Ｉ
／Ｏスタック２に所定の信号類を伝送し，または／およ
び，Ｉ／Ｏスタック２を介してこの制御装置１０の外に
伝送する信号を出力するように機能する。

【００１３】各ＣＰＵスタックはその記載されたプログ
ラムによって，予め設定されたタイミング毎に正常信号
をＩ／Ｏスタック２に伝送している。従って，Ｉ／Ｏス
タック２は，２式のＣＰＵスタック１Ａ，１Ｂが正常か
異常かを常時，判定している。従って，Ｉ／Ｏスタック
２が第１のＣＰＵスタック１Ａと第２のＣＰＵスタック
１Ｂがいずれも正常であると判定すると，フラグレジス
タ機能２２ａをそのまま維持し，予め設定された条件に
従って所定の機能を実行する。Ｉ／Ｏスタック２が第１
のＣＰＵスタック１Ａが正常で，第２のＣＰＵスタック
１Ｂが異常であると判定すると，フラグレジスタ機能２
２ａをそのまま維持し，予め設定された条件に従って警
報を出力する等，所定の機能を実行する。Ｉ／Ｏスタッ
ク２が稼働していた第１のＣＰＵスタック１Ａが異常
で，第２のＣＰＵスタック１Ｂが正常であると判定する
と，フラグレジスタ機能２２ａを反転させて，稼働ＣＰ
Ｕスタックを第１のＣＰＵスタック１Ａから第２のＣＰ
Ｕスタック１Ｂに切り替えるように機能する。

【００１４】異常スタックを修理交換した後等で交換し
たＣＰＵスタックをチェックし，または稼働ＣＰＵスタ
ックを切り替える必要が生じると，この制御装置１０の
オペレ−タは，フラグレジスタ機能操作スイッチ２２ｂ
を操作する。フラグレジスタ機能操作スイッチ２２ｂが
操作されると，フラグレジスタ機能２２ａが反転する。
その場合，必要に応じて，上記スイッチ操作をすぐに行
うのではなく，現在稼働中，または，切り替え先であ
る，第１のＣＰＵスタック１Ａ，または，第２のＣＰＵ
スタック１Ｂが所定の条件になった場合に反転するよう
にしても良い。また，２式のＣＰＵスタックがいずれも
異常の場合にもフラグレジスタ機能操作スイッチ２２ｂ
を操作して任意のＣＰＵスタックを作動させることがで
きる。

【００１５】Ｉ／Ｏスタック２においては，稼働ＣＰＵ
スタックとの間でデ−タ類の伝送中であるという条件に
おいては，この伝送が完了するまで，フラグレジスタ機
能２２ａの反転等，切替カ−ド２２の作動を保留して，
信号が中断されて正常ではない信号が読み書きされるこ
とを防止する機能を備えている。制御装置１０は詳細を
後述するように，所定のタイミングでフラグレジスタ機
能２２ａの内容をチェックするので，その制御を中断す
る恐れなしにその稼働ＣＰＵスタックを切り替える。

【００１６】次に，図３に示す概略フロ−を用いて，図
１，図２に示した構成例における働きを説明する。図３
には，第１のＣＰＵスタック１Ａ内の働きを示すフロ−
（Ａ），第２のＣＰＵスタック１Ｂ内の働きを示すフロ
−（Ｂ），Ｉ／Ｏスタック２内の働きを示すフロ−
（Ｃ）を分割して記している。第１のＣＰＵスタック１
Ａ内の働きと，第２のＣＰＵスタック１Ｂ内の働きは同
一なので，図３による説明には，第１のＣＰＵスタック
１Ａが稼働ＣＰＵスタックであるフロ−（Ａ）を主体と
して説明する。図１において，制御装置１０の電源スイ
ッチ１８が操作されると，各ＣＰＵスタック内の電源装
置１１に装置内電源母線１７ａから電圧が供給されるの
で，両方のＣＰＵスタック内の各カ−ド，即ち，ＣＰＵ
カ−ド１２，通信カ−ド１３，Ｉ／Ｏスタック接続カ−
ド１４等に所定の電圧が供給されて所定の作動を開始す
る。また，Ｉ／Ｏスタック２内の電源装置２１に装置内
電源母線１７ａから電圧が供給されるので，Ｉ／Ｏスタ
ック２内の各カ−ド，切替カ−ド２２，Ｉ／Ｏカ−ド２
３等に所定の電圧が供給されて所定の作動を開始する。
切替カ−ド２２内のフラグレジスタ機能２２ａは所定の
初期条件，例えば，前述したように１にセットされる。
また，この制御装置１０に接続する図示しないこの制御
システムに配属される各種機器類に所定の処置が実行さ
れ電源が供給されるので，Ｉ／Ｏスタック２とケ−ブル
３で接続する制御装置１０の各外部機能も予め定められ
た所定の作動を開始する。

【００１７】図３の（Ａ）において，第１のＣＰＵスタ
ック１Ａが作動を開始すると，ＣＰＵカ−ド１２に設け
られた図示しないメモリ機能に記録されたプログラムに
従って所定の制御イニシャル処理を行い，制御イニシャ
ル処理が完了すると，自己ＣＰＵスタックが正常である
ことを示す所定の正常信号をＩ／Ｏスタック２に出力す
る。 正常信号を出力した後Ｉ／Ｏスタック２の切替カ
−ド２２から伝送されるフラグレジスタ機能２２ａの内
容をチェックする。フラグレジスタ機能２２ａが１であ
って，自己ＣＰＵスタックの稼働を示していると，通信
カ−ド１３を送信モ−ドにして，Ｉ／Ｏスタック接続カ
−ド１４がＩ／Ｏスタック２の切替カ−ド２２と接続す
るバスによって伝送されるデ−タ信号を取り込み，ＣＰ
Ｕカ−ド１２に設けられた図示しないメモリ機能に記録
された制御プログラムに従って所定の一連の処理を行
い，処理結果を，Ｉ／Ｏスタック接続カ−ド１４がＩ／
Ｏスタック２の切替カ−ド２２と接続するバスに出力す
る。また，処理結果の所定のデ−タを通信カ−ド１３に
出力する。ＣＰＵカ−ド１２は上記の処理と出力動作を
実行すると，自己ＣＰＵスタックが正常であることを示
す所定の正常信号をＩ／Ｏスタック２に所定の信号線に
よって出力する。従って，上述した処理動作が反復実行
される。この一連の動作には，例えば，１００ミリ秒が
当てられる。従って，この場合，正常信号は１００ミリ
秒毎に出力される。

【００１８】通信カ−ド１３においては，通信カ−ド１
３に設けられた図示しないラッチ機能にＣＰＵカ−ド１
２から送られたデ−タを一時記録した後，予め設定され
た所定のプロトコルに従って，第２のＣＰＵスタック１
Ｂの通信カ−ド１３に送信する。

【００１９】上述したＩ／Ｏスタック２の切替カ−ド２
２から伝送されるフラグレジスタ機能２２ａの内容をチ
ェックした結果フラグレジスタ機能２２ａの内容が０で
あって自己ＣＰＵスタックが待機であることを判定する
と，ＣＰＵカ−ド１２は，上述した制御プログラムを実
行せず，通信カ−ド１３を受信モ−ドにして，通信カ−
ド１３に設けられた，図示しないラッチ機能に記録され
た受信デ−タを取り込んで図示しないメモリ機能の所定
番地に記録する。即ち，待機を指定された通信カ−ド１
３は所定のプロトコルに従って稼働ＣＰＵスタックの通
信カ−ド１３から伝送されるデ−タを受信して図示しな
いラッチ機能に記録しておく。ＣＰＵカ−ド１２は上記
の処理と入力動作を実行すると，自己ＣＰＵスタックが
正常であることを示す所定の正常信号をＩ／Ｏスタック
２に出力する。従って，上述した処理動作が反復実行さ
れる。反復実行の所要時間は，一連の動作稼働状態にお
ける正常信号の出力ピッチと同一に設定されている。従
って，正常信号は，例えば，１００ミリ秒毎に出力され
る。上述のタイムシ−ケンスによって，制御プログラム
実行中にフラグレジスタ機能２２ａが反転された場合に
も，制御プログラムが中断されることなく安全に稼働ス
タックが切り替えられる。

【００２０】Ｉ／Ｏスタック２は作動を開始すると，図
３の（Ｃ）において，前述したように，切替カ−ド２２
に設けたフラグレジスタ機能２２ａを１にセットして第
１のＣＰＵスタック１Ａを稼働し，第２のＣＰＵスタッ
ク１Ｂを待機させる。即ち，Ｉ／Ｏカ−ド２３に接続し
ているケ−ブル３の所定の信号線類等各バス類が第１の
ＣＰＵスタック１ＡのＩ／Ｏスタック接続カ−ド１４に
接続するように機能する。以降は，第１のＣＰＵスタッ
ク１Ａおよび第２のＣＰＵスタック１Ｂから入力する正
常信号を確認し，例えば，第１のＣＰＵスタック１Ａか
ら入力する正常信号が１００ミリ秒から所定時間待って
も入力しないと切替カ−ド２２に設けたフラグレジスタ
機能２２ａを０にして第１のＣＰＵスタック１Ａを待機
させ，第２のＣＰＵスタック１Ｂを稼働させる。即ち，
また，Ｉ／Ｏカ−ド２３に接続しているケ−ブル３の所
定の信号線類等各バス類が第２のＣＰＵスタック１Ｂの
Ｉ／Ｏスタック接続カ−ド１４に接続するように機能す
る。

【００２１】また，フラグレジスタ機能操作スイッチ２
２ｂから切り替え信号が入力すると，所定の条件に従っ
て，切替カ−ド２２に設けたフラグレジスタ機能２２ａ
を反転し，第１のＣＰＵスタック１Ａと第２のＣＰＵス
タック１Ｂとの稼働を切り替える。

【００２２】上述のように，第１のＣＰＵスタック１Ａ
が作動していて，第１のＣＰＵスタック１Ａ自体の電源
入力部に設けた過電流遮断器１５がトリップする，電源
装置１１が故障する，または，ＣＰＵカ−ド１２の故障
信号出力機能やＩ／Ｏスタック接続カ−ド１４等の故障
が発生すると，当然，正常信号は出力されない。また，
ＣＰＵカ−ド１２のその他の機能や通信カ−ド１３等が
故障するとＣＰＵカ−ド１２に予め設けた所定のチェッ
ク機能によって正常信号の出力を停止させる。従って，
前述したように，Ｉ／Ｏスタック２のフラグレジスタ機
能２２ａは反転される。

【００２３】上述の説明は本発明の技術思想を実現する
ための基本手法と構成を示したものであって，種々応用
改変することができる。例えば，図１，図２に示す構成
は，本発明を適用する一実施例であって，上述した技術
思想が実現できればその他の構成システムにも適用でき
る。その場合は図３に示したフロ−例もその回路構成に
対応して変形すればよい。また，各スタック，カ−ド類
の機能を適切に設定しても良い。例えば，Ｉ／Ｏスタッ
ク２のＩ／Ｏカ−ド２３とＣＰＵスタックのＩ／Ｏスタ
ック接続カ−ド１４の接続を切り替えるには，上述の実
施例の説明では，Ｉ／Ｏスタック２の切替カ−ド２２に
バス類が接続されていて，所定の条件でバスを切り替え
るように説明したが，その切り換え用に切替カ−ド２２
に切り替え用のゲ−ト類を設けても，ＣＰＵスタックの
Ｉ／Ｏスタック接続カ−ド１４に入出力動作（信号遮断
または伝送／受信実行）を行うゲ−ト類を設けるように
しても良い。また，フラグレジスタ機能は，実施例によ
って説明した機能を備えれば，どのような構成でも方法
を使用しても良いことは当然である。また，伝送信号の
処理機能の構成と分担は，Ｉ／Ｏスタック２におけるバ
ス類接続カ−ドの構成を切替カ−ド２２以外の別の構成
にする等，その制御装置を構成するシステムの条件等に
対応して，制御装置の構成と機能である各スタック類の
適切な設計思想に基づいて機能するようにすれば良いこ
とは当然である。

【００２４】

【発明の効果】本発明は上記のような方法であるから，
次に示すような優れた効果を有する。なお、各請求項の
発明と以下の効果の関係を以下に記述する〜の効果
の各欄末尾に括弧内に示した。簡単な構成で，異常制
御機能ユニット（ＣＰＵスタック）と正常制御機能ユニ
ット（ＣＰＵスタック）の別を判定できる（請求項
１）。簡単な構成で，異常制御機能ユニット（ＣＰＵ
スタック）と正常制御機能ユニット（ＣＰＵスタック）
の交換を安全，迅速に実行できる（請求項１）。待機
側制御機能ユニット（ＣＰＵスタック）は実行中の稼働
側制御機能ユニット（ＣＰＵスタック）のデ−タを受信
しているので，稼働側制御機能ユニット（ＣＰＵスタッ
ク）が異常になると，誤動作することなく待機側制御機
能ユニット（ＣＰＵスタック）が速やかに稼働側として
の機能を実行できる（請求項２）。稼働側制御機能ユ
ニット（ＣＰＵスタック）が待機側制御機能ユニット
（ＣＰＵスタック）にデ−タを伝送するには，通信機能
によって実行するので，制御プログラムの実行サイクル
に送信時間が影響せず，実行サイクルの時間が短縮でき
る（請求項２）。稼働側制御機能ユニット（ＣＰＵス
タック）が待機側制御機能ユニット（ＣＰＵスタック）
にデ−タを伝送するには，通信機能によって実行するの
で，制御システムと制御装置の条件に対応して適切なデ
−タ通信機能を構成でき，ノイズ等によるデ−タ変質が
防止できる（請求項２）。正常信号を実行サイクル毎
に送信し，正常信号の所定時間内の不受信をそのユニッ
トの異常と判定するようにすると，迅速，容易にユニッ
トの正常と異常との別を判定できる（請求項１）。フ
ラグレジスタ機能操作スイツチ２２ｂを正常信号出力時
に使用するようにし，正常信号出力後にフラグレジスタ
機能の内容判定をするようにすると，スイッチ操作等に
よってフラグレジスタ機能を反転する等の場合にも，フ
ラグレジスタ機能の内容判定から制御動作実行の間にフ
ラグレジスタ機能の反転を防止できるので，制御システ
ムが誤動作することなく稼働ユニットの切り替えが確実
に実行できる（請求項３、請求項４）。２式の制御機
能ユニット（ＣＰＵスタック）の両者が異常であって
も，スイッチ操作によって作動される制御機能ユニット
（ＣＰＵスタック）の切り替えを実行できるようにした
場合は，異常内容の点検を実行できる（請求項３）。

【図面の簡単な説明】

【図１】本発明に基づく２重系のバスコントロ−ル方法
を適用する制御システムにおける制御装置の機能構成例
を示す概要ブロック図である。

【図２】本発明に基づく２重系のバスコントロ−ル方法
を適用する制御システムにおける制御装置の全体構成例
を示す概要ブロック図である。

【図３】図１に示す制御システム構成例における本発明
に基づく動作フロ−例を示す概略フロ−図である。

【図４】図１に示すフラグレジスタ機能の働きを説明す
る接続図である。

【図５】従来の２重系のバスコントロ−ル方法例を説明
する概要ブロック図である。

【符号の説明】

１Ａ，１Ｂ：ＣＰＵスタック（制御機能ユニット） ２：Ｉ／Ｏスタック（共通機能ユニット） ３：ケ−ブル １０：制御装置 １１，２１：電源装置 １２：ＣＰＵカ−ド １３：通信カ−ド（通信機能） １４：Ｉ／Ｏスタック接続カ−ド（共通機能ユニット接
続カ−ド） ２２：切替カ−ド ２２ａ：フラグレジスタ機能 ２２ｂ：フラグレジスタ機能操作スイッチ（スイッチ機
能） ２２ｃ：インバ−タ ２３：Ｉ／Ｏカ−ド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹下 真志 愛知県豊橋市三弥町字元屋敷150番地 神鋼電機株式会社豊橋製作所内 (72)発明者 内田 悟 愛知県豊橋市三弥町字元屋敷150番地 神鋼電機株式会社豊橋製作所内 (56)参考文献 特開 昭61−150004（ＪＰ，Ａ) 特開 昭62−107301（ＪＰ，Ａ) 特開 昭62−226736（ＪＰ，Ａ) 特開 平１−261702（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G05B 9/03 G05B 19/05

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 ２式の同一構成の制御機能ユニットを待
   機２重系に構成する制御システムにおけるバスコントロ
   −ル方法において，当該制御システムの共通機能ユニッ
   トに上記２式の制御機能ユニットのうちの稼働制御機能
   ユニットを指定するフラグレジスタ機能を設け，このフ
   ラグレジスタ機能の内容による指定を判定し，バスが接
   続されて稼働する稼働制御機能ユニットが稼働フロ−に
   おける所定条件ごとに出力する自己正常信号が共通機能
   ユニットに所定時間以上到達しない場合に，該稼働制御
   機能ユニットが異常であると判定して上記フラグレジス
   タ機能を反転させ，稼働制御機能ユニットを交代してバ
   スの接続を変換するようにしたことを特徴とする２重系
   のバスコントロ−ル方法。
2. 【請求項２】 請求項１記載の２重系のバスコントロ−
   ル方法において，２式の制御機能ユニットそれぞれに通
   信機能を備え，稼働制御機能ユニットは所定のデ−タを
   該通信機能によって待機制御機能ユニットに送信し，稼
   働制御機能ユニットが交代した場合に，交代した新稼働
   制御機能ユニットは該受信デ−タを使用して制御を続行
   するようにした２重系のバスコントロ−ル方法。
3. 【請求項３】 請求項１記載のフラグレジスタ機能はス
   イッチ機能によって手動的に反転可能にした２重系のバ
   スコントロ−ル方法。
4. 【請求項４】 請求項１記載の制御機能ユニットにおけ
   る正常信号出力タイミングと，フラグレジスタ機能の内
   容判定タイミングは，正常信号出力後にフラグレジスタ
   機能の内容判定をするようにした２重系のバスコントロ
   −ル方法。