JP5477070B2 - アナログ入力二重化装置およびアナログ入力二重化方法 - Google Patents

アナログ入力二重化装置およびアナログ入力二重化方法 Download PDF

Info

Publication number
JP5477070B2
JP5477070B2 JP2010055373A JP2010055373A JP5477070B2 JP 5477070 B2 JP5477070 B2 JP 5477070B2 JP 2010055373 A JP2010055373 A JP 2010055373A JP 2010055373 A JP2010055373 A JP 2010055373A JP 5477070 B2 JP5477070 B2 JP 5477070B2
Authority
JP
Japan
Prior art keywords
value
adjustment
standby
analog input
scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010055373A
Other languages
English (en)
Other versions
JP2011193071A (ja
Inventor
哲也 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010055373A priority Critical patent/JP5477070B2/ja
Publication of JP2011193071A publication Critical patent/JP2011193071A/ja
Application granted granted Critical
Publication of JP5477070B2 publication Critical patent/JP5477070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

本発明は、主にプログラムコントローラやネットワーク端末などの計測機能として用いられるアナログ入力装置の二重化技術に関する。
図6は、従来の二重化構成によるアナログ入力二重化装置のブロック図である。この図において、従来のアナログ入力二重化装置100は、CPUモジュール2と二以上のアナログ入力モジュール99で構成されている。CPUモジュール2とアナログ入力モジュール99は、複数の信号線からなるバス3で接続されている。なお、バス3に代えてネットワークで各モジュールを接続する場合もある。また、図示していないが、アナログ入力二重化装置100は、電源モジュールも有しており、電源線またはベースボード上の電源パターンを通して各モジュールに電力を供給している。なお、バス3はベースボードを使わず直接コネクタでモジュール間を接続する場合もある。
各アナログ入力モジュール99は、共有メモリを有しバス3を介してCPUモジュール2との間でデータの受け渡しを行うバスインタフェース回路(以下、BUSI/F)15、アナログ入力処理や二重化切替処理などの種々の演算処理を実行するCPU回路11、外部機器9から出力されるアナログ信号を入力し、入力したアナログ信号の大きさに基づいて所定の大きさの電気信号を出力する複数の入力回路98、各入力回路98から出力される電気信号のうち一つを選択するマルチプレクサ回路(以下、MPX)14、MPX14の出力信号を一定時間保持するサンプルホールド回路(以下、SH)19、アナログ信号をデジタル信号に変換してCPU回路11に渡すA/D変換器(以下、ADC)12を備えている。このADC12、SH19、MPX14、入力回路98によって入力部97を構成する。
なお、ADC12を絶縁型にするなど、必要により入力部97側とCPU回路11側は絶縁されている。
アナログ入力二重化装置100は、上記の構成を有するアナログ入力モジュール99を複数有し、各アナログ入力モジュール99はCPUモジュール2からの指令によって種々の動作パラメータの設定が行われる。また、稼動側アナログ入力モジュール(以下、「稼動側モジュール」または単に「稼動側」という。)と待機側アナログ入力モジュール(以下、「待機側モジュール」または単に「待機側」という。)は、外部機器9との間で二重化のための配線が施され、運用時はCPUモジュール2からの指令によって稼動/待機の切替が行われる。なお、二重化のための配線のしかたは図6に限らず、外部機器9から二重化された各入力回路98を直列に配線したり、必要により入力端に切替スイッチを設けて稼動側モジュールのみに外部機器9からの信号が入力されるように構成されている。
ところで、アナログ入力モジュール99は、現地でシステム立ち上げ時に、現地の外部機器(センサ、アクチュエータ等)の特性に合わせて調整する必要がある。
これは、図7に示すように、アナログ入力値(横軸)とそのA/D変換値(縦軸)の対応関係をユーザが変更したり、アナログ入力二重化装置100の設置環境、たとえば、外部機器9のアナログ出力回路の特性、接続ケーブル92のインピーダンス、各装置の接地状態などによって、アナログ出力値のA/D変換値が所望の値からずれる場合があり、このずれを補正する必要があるからである。
このため、システム立ち上げ時には、稼動側モジュール、待機側モジュールの両方とも現地調整を行い取得した機器調整値によってA/D変換値を補正していた。また、もし、一方が故障して別のアナログ入力モジュールと交換するような場合は、その交換品に対しても現地調整を行う必要があり、システムの停止を余儀無くされることも度々あった。
従来、アナログ入力装置やアナログ出力装置の二重化構成に関する技術はいろいろ提案されている。(例えば、特許文献1〜3を参照のこと。)
しかしながら、いずれの文献も現地調整やモジュール交換時の効率化を目的としたものではなく、外部機器に合わせて精度良く計測しようとすると、モジュール交換時等の現地調整は必要となる。
特開平6−207961号公報 特開2008−118583号公報 特開2008−107224号公報
本発明は、上述のかかる事情に鑑みてなされたものであり、アナログ入力の二重化構成において、現地調整時には稼動側モジュールのみについて現地調整を実施すれば足り、片側故障時のモジュール交換の際には現地調整を行う必要のないアナログ入力二重化装置およびアナログ入力二重化方法を提供することを目的とする。
上記の目的を達成するため、本発明に係るアナログ入力二重化装置は、稼動側アナログ入力モジュールおよび待機側アナログ入力モジュールを有するアナログ入力二重化装置であって、前記稼動側アナログ入力モジュールは、入力されるアナログ値の範囲とデジタル値の範囲の対応関係を示す理論調整スケール値を登録する稼動側基本情報登録手段と、該稼動側アナログ入力モジュールのA/D変換誤差を修正するための稼動側校正値および外部機器から出力されるアナログ信号のA/D変換値をそれぞれ入力する稼動側計測値入力手段と、前記外部機器の特性に合わせるための機器調整値を保持する稼動側記憶手段と、前記機器調整値と前記理論調整スケール値と前記稼動側校正値とを用いて前記待機側アナログ入力モジュールのA/D変換値の修正に使用する補正値を演算し、この補正値を周期的に前記待機側アナログ入力モジュールへ送信する補正値送信手段と、前記稼動側計測値入力手段によって入力されたアナログ信号のA/D変換値を前記稼動側記憶手段に保持されている機器調整値によって修正したA/D変換値を出力する出力値算出手段と、を備え、前記待機側アナログ入力モジュールは、入力されるアナログ値の範囲とデジタル値の範囲の対応関係を示す理論調整スケール値を登録する待機側基本情報登録手段と、該待機側アナログ入力モジュールのA/D変換誤差を修正するための待機側校正値および前記外部機器から出力されるアナログ信号のA/D変換値をそれぞれ入力する待機側計測値入力手段と、前記補正値送信手段によって送信された補正値を受信し、この補正値と前記理論調整スケール値と前記待機側校正値とを用いて待機側の機器調整値を演算して待機側記憶手段に保存する演算保存手段と、を備え、前記待機側アナログ入力モジュールは、所定の期間、前記補正値送信手段から補正値を受信しないことにより、稼動側アナログ入力モジュールとして動作することを特徴とする。
ここで、「所定の期間」とは、補正値の送信周期をもとに予め設定される値であり、プログラマブルコントローラの制御周期(データリフレッシュ周期)に影響を与えない程度の期間をいう。例えば、制御周期を10msとしたプログラマブルコントローラシステムに適用する場合は、所定の期間は10ms以下の値に設定し、送信周期はこの設定値の数分の1程度にするのが好ましい。
本発明では、稼動側アナログ入力モジュールは、現地で機器調整値を入力して自モジュールの記憶部に保存する一方で、この機器調整値を用いて補正値を演算し、当該補正値を待機側アナログ入力モジュールへ送信する。待機側アナログ入力モジュールでは、受信した補正値を用いて、当該アナログモジュールとしての機器調整値を算出して自モジュールの記憶部に保存しておく。そして、所定の期間補正値が受信されないことにより稼動側入力モジュールの異常を検知して、自モジュールが稼動側アナログ入力モジュールとして動作する。このとき、自モジュールの記憶部に保存されている機器調整値を用いて、入力したA/D変換値の修正を行うので、待機側アナログ入力モジュールとしては外部機器の特性に合わせるための機器調整値の入力は不要になる。また、故障したアナログ入力モジュールの交換時には、交換され待機側として立ち上がったアナログ入力モジュールは新たに稼動側になったアナログ入力モジュールから自動的に補正値を受信することになるので、交換するアナログ入力モジュールについても外部機器の特性に合わせるための機器調整が不要になる。このため稼働率が向上する。
また、本発明に係るアナログ入力二重化方法は、稼動側と待機側からなりアナログ値をデジタル値に変換して入力するアナログ入力モジュールを二重化して用いるアナログ入力二重化方法であって、入力するアナログ値の範囲とデジタル値の範囲の対応関係(63)を稼動側と待機側の両方に共通の設定値として設定し、稼動側と待機側のそれぞれでA/D変換誤差を修正するための校正値(64)を入力し、該校正値と前記対応関係(63)から調整用スケール変換データを計算し、稼動側において、外部機器(9)の特性に合わせるための機器調整値(65)を入力し、入力した機器調整値(65)と校正値(64)との差を稼動側の調整用スケール変換データによってスケール変換して下限値および上限値による補正値(68)を算出すると共に該補正値を待機側へ送信し、待機側において、受信した補正値と待機側の調整用スケール変換データを用いて、待機側の機器調整値(65)を計算し、稼動側と待機側の少なくともいずれか一方において、入力した計測値を夫々が保持する機器調整値(65)を用いて修正することを特徴とする。
本発明によれば、稼動側において、現地調整により機器調整値を求め、これを用いて補正値を算出し、この補正値を待機側へ送信し、待機側モジュールではこの補正値を用いて自モジュール用の機器調整値を計算するようにしたので、システム立ち上げ時は、稼動側モジュールのみ現地調整を行えば良く、また、片方のアナログ入力モジュールが故障した場合には、他方のアナログ入力モジュールが稼動側となり、待機側として実装される交換品に対して、当該補正値を転送するので、交換作業時の現地調整は不要となる。
また、本発明に係るアナログ入力モジュール(10)は、稼動側か或いは待機側かの動作モードが設定可能なアナログ入力モジュールであって、動作モードの初期値(61)、入力するアナログ値の範囲とデジタル値の範囲の対応関係を示す理論調整スケール値(63)を登録する基本情報登録手段(42)と、A/D変換誤差を修正するための校正値(64)および外部機器(9)から出力されるアナログ信号のA/D変換値(66)を入力する計測値入力手段(43)と、動作モードが稼動側のときに、外部機器(9)の特性に合わせるための機器調整値(65)を入力し、当該入力した機器調整値(65)と理論調整スケール値(63)と校正値(64)とを用いて補正値(68)を演算し、当該演算した補正値を送信する手段(調整値変換手段44,補正値算出手段45,補正値送信手段47)と、動作モードが待機側のときに、稼動側から送られてくる補正値(68)を受信し、当該受信した補正値(68)と理論調整スケール値(63)と校正値(64)とを用いて機器調整値を演算する手段(補正値受信手段48,機器補正値変換手段50,機器調整値算出手段51)と、計測値入力手段(43)によって入力されたA/D変換値(66)を機器調整値(65)によって修正する出力値算出手段(46)と、を備えたことを特徴とする。
本発明では、動作モードが稼動側のときは、入力した機器調整値と理論調整スケール値と校正値とを用いて補正値を算出して送信し、動作モードが待機側のときは、稼動側から送られてくる補正値を受信し、当該受信した補正値を用いて機器調整値を演算する。そして、計測値入力手段によって入力されたA/D変換値を機器調整値によって修正する。
好ましくは、出力値算出手段(46)は、入力するアナログ値の範囲とデジタル値の範囲のアプリケーションプログラムへ渡すデジタル値の範囲の対応関係を示すユーザ要求スケール値によって、前記修正したA/D変換値をさらにスケール変換するようにすると良い。
本発明に係るアナログ入力モジュール(10)は、さらに、動作モードが稼動側のときは、補正値(68)を周期的に待機側へ送信する一方、待機側からの該補正値の送信に対する応答の有無によって待機側の異常の有無を判定し、動作モードが待機側のときは、補正値の受信に対して応答する一方、補正値が周期的に送られてくるか否かによって稼動側の異常の有無の判定を行う稼動/待機判定手段(52)を備えたことを特徴とする。
本発明では、補正値を周期的に送信することにより、アナログ入力モジュールを活線状態で差替えても自動的に待機側へ補正値が転送されるので、システム停止やリセットの必要がなく稼働率が向上する。
本発明によれば、現地でのシステム立ち上げ時、故障モジュールの交換の作業効率が向上する。また、稼動側と待機側の間に通信機能を設け、アプリケーション層を介さずに補正値の転送を実行するので、上位層やCPUモジュールは待機側への考慮をする必要がなくなり負荷を軽減させることができる。
本発明の実施の形態によるアナログ入力二重化装置1のブロック図である。 図1のアナログ入力モジュール10の機能ブロック図である。 図2に示すアナログ入力モジュール10を稼動側と待機側の二重化構成で用いた場合の処理概要を説明するためのブロック図である。 図1のアナログ入力二重化装置1の現地での動作概要の処理手順を示すフローチャートである。 外部A/D変換値(理論調整値scale)と、内部A/D変換値(校正値および機器調整値)との関係を示す説明図であり、図5(a)は稼動側モジュールの説明図、図5(2)は待機側モジュールの説明図である。 従来技術によるアナログ入力二重化装置100のブロック図である。 現地調整時の外部機器の特性への合わせこみの説明図である。
以下、図面を参照しながら本発明の実施の形態を説明する。図1は、一実施の形態によるアナログ入力二重化装置1のブロック図である。図6に示した従来のハードウェア構成との主な違いは、二重化構成による稼動側と待機側のアナログ入力モジュール間のシリアル通信を行う通信部96を設け、通信ケーブル5で稼動側と待機側を接続したことである。この通信部96は、データを送信回路21、データを受信する受信回路22、および、信号を絶縁する絶縁回路23から構成されている。
図2は、図1のアナログ入力モジュール10の機能ブロック図である。図2において、アナログ入力モジュール10は、BUSI/F回路15を介して、CPUモジュール2との間でデータの受け渡し処理を行うCPUI/F手段41、CPUモジュール2から送られてくる基本情報(稼動/待機の初期値61,ユーザ要求値scale62,理論調整値scale63)をCPU回路11の内部の図示しない記憶部40に保存する基本情報登録手段42、外部機器9などから出力されるアナログ信号を入力部97を介して入力し、入力された計測値をCPUモジュール2からの指令によって、校正値64、機器調整値65、計測値66のそれぞれの記憶領域へ保存する計測値入力手段43、稼動モードのときに理論調整値scale63,校正値64,機器調整値65を用いて理論調整値67を演算する調整値変換手段44、この理論調整値67と理論調整値scale63を用いて稼動側から待機側へ送るための補正値を演算する補正値演算手段45、機器調整値65,計測値66,ユーザ要求値scale62を用いてCPUモジュール2のアプリケーションプログラムへ渡すための修正後計測値(以下、これを出力値という。)、補正値算出手段45によって算出された補正値を待機側へ送信する補正値送信手段47、待機モードのときに稼動側から送られてくる補正値を受信する補正値受信手段48、二重化構成において相手側の健全性確認その他のパラメータの受け渡しを行い相手側が正常か異常かの判定結果を出力するコマンド送受信手段49、補正値受信手段48によって補正値が受信されたときに、この補正値と理論調整値scale63,校正値64を用いて機器補正値69を演算する機器補正値変換手段50、この機器補正値69と校正値64を用いて機器調整値65を演算する機器調整値算出手段51、稼動/待機の初期値61とコマンド送受信手段49から出力される判定結果から自系が稼動モードで動作すべきか待機モードで動作すべきかを決定する稼動/待機判定手段52を備えている。ここで、各手段41〜52はCPU回路11の演算部によって動作するプログラムによって実現可能な機能であり、各データ61〜70は、CPU回路11の記憶部に保存されるデータである。なお、記憶部として、電源断時にもデータ保持可能な不揮発メモリを用いるのが好ましい。
次に上記の構成を有するアナログ入力二重化装置1の動作を図2と図3を用いて説明する。ここで、図3は、図2に示すアナログ入力モジュール10を稼動側と待機側の二重化構成で用いた場合の処理概要の説明図である。
[稼動側の動作]
<基本情報登録処理>
基本情報登録手段42は、CPUI/F手段41を介してCPUモジュール2から渡された基本情報を記憶部40の基本情報保存領域に格納する。
上記において、CPUモジュール2から渡される基本情報には、稼動モードあるいは待機モードの初期値(稼動/待機)61、アプリケーションプログラムに渡すアナログ入力値のデータレンジを示すユーザ要求スケール値(ユーザ要求値scale)62、入力するアナログ値の範囲とデジタル値の範囲との対応関係を指定する稼動側と待機側共通のスケール値(理論調整値scale)63がある。なお、ユーザ要求値scale62と理論値scale63は共通にすることもできるが、ユーザ要求値scale62はアプリケーションプログラムと密接に関連するものであり、OSや下位層のいわゆる基本プログラムで管理するのが好ましい理論調整値scale63とは別々に設定できるようにしておくのが良い。
なお、基本情報のうち稼動/待機の初期値61などは、CPUモジュールから渡すことに代えて、アナログ入力モジュール10にスイッチ等の入力手段を設けて、この設定状態を初期値として読み込むようにしても良い。また、運用状態においてアナログ入力モジュールの故障によって差替えられた新たなアナログ入力モジュールは、初期値として待機の設定がなされるものとする。
スケール値などの範囲を指定するデータは、下限(Low側)と上限(High側)で指定するので、以降の説明において、Low側のデータを[Lo]、High側のデータを[Hi]で表す。
<計測値入力処理>
計測値入力手段43は、入力部97を介して外部機器9から出力されたアナログ信号を入力する。
なお、入力信号は、入力部97のA/D変換器12によってデジタルデータとして入力され、当該外部機器のIDと関連付けられてCPU回路11の記憶部に保存される。
<校正値登録処理>
アナログ入力モジュール10は、出荷に際して校正が必要になるが、入力信号として校正用の基準となるアナログ信号が入力される。この信号は、計測値入力手段43によって入力処理されるが、このときCPUモジュール2を経由して同モジュールに接続されたユーザインタフェース(タッチパネルやメンテナンスツール)から入力信号が校正値であることを示す指令を送信するようにし、この指令から当該アナログ入力モジュール10の計測値入力手段43は、入力信号が校正値であることを認識して、記憶部40の該当する校正値保存領域に保存する。この校正処理は、稼動側、待機側を問わず全てのアナログ入力モジュールについて実施する。
<機器調整値登録処理>
現地では、運用前に外部機器9の特性に合わせるための調整処理が行われる。調整処理としては、上記校正値登録処理と同様にCPUモジュール2から入力信号が機器調整値であることを示す指令をアナログ入力モジュール10へ送り、外部機器9から調整用の信号を入力する。アナログ入力モジュール10の計測値入力手段43は、この指令から入力信号が機器調整値であることを認識して、記憶部40の該当する機器調整値保存領域に保存する。この調整処理は、二重化されたアナログ入力モジュール10のうち、稼動側のモジュールに対してのみ実施する。なお、読み込んだ校正値、機器調整値の記憶部40への書き込み処理もCPUモジュール2からの指令によって行われる。
<調整値変換処理>
次に、調整値変換手段44は、記憶部に保存されている理論調整値scaleと校正値と機器調整値を抽出し、次の式(1L),式(1H)により理論調整値を計算する。計算結果は、記憶部の理論調整値保存領域に格納される。
理論調整値[Lo] = 理論調整値Scale[Lo] + (機器調整値[Lo] - 校正値[Lo])×(理論調整値Scale[Hi] - 理論調整値Scale[Lo])/(校正値[Hi]−校正値[Lo])
・・・(1L)
理論調整値[Hi] = 理論調整値Scale[Lo] + (機器調整値[Hi] - 校正値[Lo])×(理論調整値Scale[Hi] - 理論調整値Scale[Lo])/(校正値[Hi]−校正値[Lo])
・・・(1H)
なお、上記の式(1L),式(1H)のうち、(理論調整値Scale[Hi] - 理論調整値Scale[Lo])/(校正値[Hi]−校正値[Lo])を調整用スケール変換データという。
具体例として、設定された理論調整値Scale[Lo]=0,理論調整値Scale[Hi]=30000、ユーザ要求値Scale[Lo] = 0,ユーザ要求値Scale[Hi]=16000、収集された校正値[Lo]=0,校正値[Hi]=32000、機器調整値[Lo]=3200,機器調整値[Hi]=32000,稼動側計測値=32000の場合について以下に各手段の計算結果を示す。
この具体例の場合、調整値変換手段44の出力は、式(1L),式(1H)より、理論調整値[Lo]=3000,理論調整値[Hi]=30000となる。
理論調整値を求める理由は、稼動側モジュールが何V調整したかを待機側モジュールに伝えるためには0-10V/0-30000のように電圧とスケールを一致させておく必要があるからである。
<補正値算出処理>
次に、補正値算出手段45は、記憶部に格納されている理論調整値67と理論調整値scale63を抽出し、式(2L),式(2H)により補正値を計算する。計算結果は、記憶部の補正値保存領域に格納される。
補正値[Lo]=理論調整値[Lo]−理論調整値Scale[Lo] ・・・(2L)
補正値[Hi]=理論調整値[Hi]−理論調整値Scale[Hi] ・・・(2H)
上記具体例では、理論調整値Scale[Lo]=0,理論調整値Scale[Hi] =30000、調整値変換手段44で算出した理論調整値[Lo]=3000,理論調整値[Hi]=30000であるから式(2L),式(1H)より、補正値[Lo]=3000,補正値[Hi]=0となる。
<補正値送信処理>
次に、補正値送信手段47は、算出した補正値を待機側モジュールへ向けて送信する。
<出力値算出処理>
その後、運用状態において、入力処理を実行する。計測値入力手段43は、外部機器9からの入力信号を記憶部40の計測値保存領域に格納する。
出力値算出手段46は、この計測値保存領域に保存されている計測値66と、同じく記憶部40に保存されている機器調整値65とユーザ要求値scale62を用いて、次の式(5)によりCPUモジュール2へ出力するためのデータ(稼動側出力値)を計算する。
稼動側出力値 = ユーザ要求値Scale[Lo]+(稼動側計測値−機器調整値[Lo])×(ユーザ要求値Scale[Hi]−ユーザ要求値Scale[Lo])/(機器調整値[Hi]−機器調整値[Lo])
・・・ (5)
上記具体例では、ユーザ要求値Scale[Lo] = 0,ユーザ要求値Scale[Hi] = 16000、機器調整値[Lo] = 3200,機器調整値[Hi] = 32000、稼動側計測値=32000であるから、式(5)より、CPUモジュール2へ渡す計測データとして、稼動側出力値=16000となる。
[待機側の動作]
待機側モジュールの処理として、上記の基本情報登録処理、計測値入力処理、校正値登録処理、および出力値算出処理は稼動側モジュールと同様の処理内容を実行するが、このとき機器調整値については、計測値入力手段43によって入力するのではなく次の処理によって受信した補正値から演算する。
<補正値受信処理>
待機側モジュールの補正値受信手段48は、稼動側から送られてきた補正値68を受信すると、記憶部40の補正値保存領域に格納する。
<機器補正値変換処理>
次に、機器補正値変換手段50によって、記憶部40に保存されている補正値68と理論調整値scale63と校正値64とを用いて、次の式(3L),式(3H)によって、機器補正値69を計算する。計算結果は、記憶部40の機器補正値保存領域に格納される。
機器補正値[Lo] = (補正値[Lo]−理論調整値Scale[Lo])×(校正値[Hi]−校正値[Lo])/(理論調整値Scale[Hi]−理論調整値Scale[Lo]) ・・・(3L)
機器補正値[Hi] = (補正値[Hi]−理論調整値Scale[Lo])×(校正値[Hi]−校正値[Lo])/(理論調整値Scale[Hi]−理論調整値Scale[Lo]) ・・・(3H)
なお、上記の式(3L),式(3H)のうち、(校正値[Hi]−校正値[Lo])/(理論調整値Scale[Hi]−理論調整値Scale[Lo])の項は、調整用スケール変換データに該当している。
具体例として、CPUモジュール2から設定される理論調整値は稼動側と同じ値であり、理論調整値Scale[Lo] = 0,理論調整値Scale[Hi] = 30000である。また、校正値としては校正値[Hi] = 28000,校正値[Lo] =0とする。このとき、稼動側から送られてくる補正値は、補正値[Lo] = 3000,補正値[Hi] = 0なので、上記の式(3L),式(3H)より、機器補正値[Lo] =2800 ,機器補正値[Hi] =0となる。
<機器調整値算出処理>
次に、機器調整値算出手段51は、記憶部40に格納されている機器補正値69と校正値64を抽出して、次の式(4L),式(4H)により、機器調整値65を計算する。計算結果は、記憶部40の機器調整値保存領域に格納される。
機器調整値[Lo]=校正値[Lo]+機器補正値[Lo] ・・・(4L)
機器調整値[Hi]=校正値[Hi]+機器補正値[Hi] ・・・(4H)
上記具体例では、校正値[Lo]=0,校正値[Hi]=28000、機器補正値[Lo]=2800,機器補正値[Hi]=0なので、式(4L),式(4H)より、機器調整値[Lo]=2800,機器調整値[Hi]=28000になる。この機器調整値算出手段51によって算出された機器調整値で計測値を修正することにより、アナログ入力モジュールの個体差が吸収される。
<出力値算出処理>
待機側モジュールでアナログ入力処理を行う場合は、記憶部40に保存されている計測値66、ユーザ要求値scale62、および機器調整値65を抽出し、上記の式(5)により、待機側入力値を計算する。そして、稼動/待機判定手段52によって、稼動側モジュールが故障したと判定した場合は、待機側が新たな稼動側となり、ユーザ要求値scale62によってスケール変換された計測値をCPUモジュール2に送る。なお、具体例として、待機側計測値=28000の場合には、式(5)より、待機側出力値=16000となる。すなわち、本実施の形態の演算処理によれば、CPUモジュール2へ出力するデータ値は、稼動側と待機側で同じになる。
なお、故障したモジュールは、新たなアナログ入力モジュールと交換されるが、このとき、この新たなアナログ入力モジュールは待機側に設定され、出荷時に校正処理が行われ、校正値64が記憶部40に保存されているものとする。このモジュールが現地のアナログ入力二重化装置1に実装されると、稼動側モジュールは、保存されている補正値を補正値送信手段47によって、当該交換された待機側モジュールへ送り、待機側モジュールは、上述した待機側モジュールの処理を実行する。
以上、アナログ入力二重化装置1の各手段の処理内容について説明した。次にアナログ入力二重化装置1の現地での動作、特に補正値の送信処理、他系の異常検出処理、および稼動/待機の切替処理について図4のフローチャートを用いて説明する。
まず、アナログ入力モジュール10は、電源ONによってCPU回路11の記憶部40から「調整値」、「二重化設定」のフラグ、「稼動/待機」の別、「補正値」を各データの保存エリアから読み出し(S101)、二重化設定でない場合は、単独運転処理を実行する(S102,S103)。この場合は、補正値送信手段47、補正値受信手段48、コマンド送受信手段49は機能させない。
稼動/待機判定手段52は、稼動/待機の初期状態61から、自モジュールが稼動設定されている場合は(S104で「YES」)、計測値入力手段43はCPUモジュール2からの指令により自モジュールは調整中か否かを判定する(S105)。
自モジュールが調整中の場合は(S105で「YES」)、調整用の入力値(機器調整値)を取得して、調整値変換手段44により理論調整値を算出する(106)。
次に、補正値算出手段45を起動して、理論調整値を元に補正値を算出する(S107)。そして、記憶部40への書き込み要求が有る場合は、機器調整値と補正値を記憶部40へ書き込む(S109)。
続いて、補正値送信手段47により算出した補正値を待機側モジュールへ転送する(S110)。なお、この転送により待機側モジュールは稼動側モジュールの健全性を検知する。
その後、コマンド送受信手段49は待機側モジュールから補正値の受信完了のレスポンスがあったか否かを判定し(S111)、レスポンスがあった場合は、その後周期的に待機側モジュールへ生存確認等の所定のコマンドを送信する(S113)。なお、互いに相手方の正常性を確認する手法としては、いわゆるハローコールなど予め定められた手順によって所定のデータ(補正値でも良い)を受け渡すことによって実現することができる。
一方、レスポンスが無い場合は、再度、補正値を待機側モジュールに転送すると共に(S112)、入力処理を実行し(S114)、出力値算出手段46により機器調整値等をもとに入力値を補正する(S115)。
そして、待機側モジュールが正常か否かをステップS113のコマンド送信のレスポンスによって確認し(S116)、一定時間または一定回数レスポンスが無い場合は、CPUモジュール2に待機側モジュールが異常であることを通知して(S117)、ステップS105へ戻り以降の処理を繰り返す。
一方、ステップS104で、自モジュールが待機側設定の場合は、補正値受信手段48により補正値の受信があったか否かを判定し(S118)、補正値の受信があった場合は、受信した補正値を記憶部40に書き込む(S119)。
そして、機器補正値変換手段50および機器調整値算出手段51により補正値を機器調整値に変換する(S120)。また、稼動側モジュールに補正値の受信完了レスポンスを送信する(S121)。
その後は、稼動側モジュールへ生存確認等のコマンド送受信処理を行い(S122)、稼動側モジュールが正常か否かの確認を行う(S123)。
そして、稼動側モジュールが正常の場合は、入力処理を実行して、ステップS118へ戻り以降の処理を繰り返す。一方、ステップS123で、稼動側モジュールが正常でないと判定した場合は、稼動/待機判定手段52によりCPUモジュール2へ稼動側が異常であることを通知して、記憶部40の稼動/待機の設定を稼動に書き換えて、自モジュールが稼動側に切り替わり(S126)、ステップS105へ移行して、以降の処理を実行する。
なお、このとき、オンライン状態で新たに稼動側へ切り替わったアナログ入力モジュールは、ステップS105では、自モジュールは調整中ではないため、ステップS111へジャンプする。このとき、異常と判定された相手側モジュールは、待機側扱いとなるが、この待機側モジュールからは、補正値受信完了レスポンスはないため、ステップS112へ移行し、自モジュールの記憶部40に保存されている機器調整値を用いて入力値を補正し、CPUモジュール2へ渡す。
その後、待機側モジュールが交換された場合は、ステップS112の処理によって、新たに稼動側となったモジュールの記憶部40に保存されている補正値が待機側モジュールへ転送されることになる。一方、交換された待機側モジュールは、ステップS104で「NO」となり、ステップS118へ移行し、補正値を受信し自モジュールの記憶部40へ保存し、以後はこの補正値を用いて機器調整値を算出し、これにより入力値を補正することになる。
[理論調整値scaleと校正値・機器調整値との関係]
図5は、理論調整値scale(外部A/D変換値)と、校正値および機器調整値(以下、単に「調整値」ともいう。)との関係を示す説明図である。ここで、理論調整値scaleは、CPUモジュール2から指定されるA/D変換の範囲を示す値(スケール値)であるため、外部A/D変換値と言い、校正値および調整値は、入力されたアナログ値(この例では電圧値)に対応するアナログ入力モジュール内のADC12のA/D変換値であるため内部A/D変換値と言う。
この表において、電圧の単位を[v]、デジタル値の単位を[d]で表している。
まず、CPUモジュール2からは、基準となるスケール値として0[v]−10[v]の入力範囲に対して、電圧0[v]に対しては、0[d](理論調整値scale[Lo])、電圧10[v]に対しては、30000[d](理論調整値scale[Hi])の対応関係が設定される。
次に、校正段階において、電圧0[v]の印加に対する内部A/D変換値(校正値[Lo])が0[d]、電圧10[v]の印加に対する内部A/D変換値(校正値[Hi])が32000[d]であったとすると、校正値(内部A/D変換値)と理論調整値scale(外部A/D変換値)との関係は図5(a)の直線Aのようになる。なお、この例では、説明の便宜上、原点(0[d])を合わせるように、入力値をシフト、すなわち[Lo]側の差分だけ [Hi]側も差し引くように補正することを前提としているが、計測値をそのまま用いるようにしても良い。
次に、現地での調整段階において、電圧0[v]の印加に対する内部A/D変換値(機器調整値[Lo])が3200[d]、電圧10[v]の印加に対する内部A/D変換値(機器調整値[Hi])が32000[d]であったとすると、調整値(内部A/D変換値)と理論調整値scale(外部A/D変換値)との関係は図5(a)の直線Bのようになる。なお、この例では、機器調整値[Hi]を校正値[Hi]に合わせるようにシフトしているが、計測値をそのまま用いるようにしても良い。
このとき、式(1L),式(1H)から理論調整値[Lo]=3000、理論調整値[Hi]=30000となるが、これは、機器調整値[Lo]、機器調整値 [Hi]をそれぞれ、校正値のスケール(すなわち内部A/D変換値のスケール)から理論調整値のスケール(外部A/D変換値のスケール)に変換することを意味している。すなわち、式(2L),式(2H)で算出される補正値は外部A/D変換値のスケール上での補正値を意味する。
このように、稼動側では、CPUモジュール2から指定された入力範囲のデジタル値(理論調整値scale)と校正値から調整用スケール変換データ(直線A)を求め、入力した機器調整値をこの調整用スケール変換データによってスケール変換して、補正値を求め、該補正値を待機側へ送信しているのである。
そして、待機側では、この補正値から式(3L),式(3H)により、機器補正値[Lo]、機器補正値[Hi]を計算する。この式(3L),式(3H)は、補正値を外部A/D変換値のスケールから内部変換A/D変換値のスケールへ変換する処理であり、機器補正値は、内部変換A/D変換値のスケール上での値を意味している。
そして、待機側の出荷時の校正値に対してこの機器補正値を加算することによって、機器調整値をそれぞれ[Lo]側、[Hi]側について求める(式(4L),式(4H))。このときの校正値と機器調整値は、それぞれ図5(b)の直線C、直線Dのようになる。
この機器調整値を用いて、式(5)により計測値を修正して、CPUモジュール2へ出力するのである。
すなわち、待機側では受信した補正値をもとに調整用スケール変換データ(直線C)によって、待機用の補正値である機器補正値を算出し、該機器補正値を用いて、待機側の機器調整値を求めて、計測値を修正し出力値を算出しているのである。
以上、本実施の形態によれば、入力範囲のデジタル値(理論調整値scale)と校正値から調整用スケール変換データを求め、入力した機器調整値をこの調整用スケール変換データによってスケール変換して補正値を求め、該補正値を待機側へ送信し、待機側では受信した補正値をもとに待機側の調整用スケール変換データによって、待機側の補正値である機器補正値を算出し、該機器補正値を用いて待機側の機器調整値を求めて、計測値を修正しCPUモジュールへの出力値を算出する。
これにより、現地の外部機器との接続に伴う調整は、最初に稼動側モジュールに対してのみ行えば良く、待機側モジュール、およびその後の交換したアナログ入力モジュールについては、最初の稼動側モジュールで計算した補正値を用いることによって、外部機器の特性に合わせる調整を自動的に行うことができるので、現地調整の手間が省け、作業効率が向上する。
本発明は、上述した実施の形態に限定されること無く、その要旨を逸脱しない範囲で種々変形して実施をすることができる。
たとえば、稼動側から待機側へ補正値に送信の都度インクリメントされる連番を付して周期的に送るようにし、待機側はこの補正値の受信によって応答を返すようにしても良い。これにより、運用中に待機側が故障したときに活線状態で交換されたときでも稼動側から待機側へ補正値が送られ、稼動側においてその応答によって待機側の健全性を確認することができる。
また、上述したように補正値送信手段47は、理論調整値と理論調整スケール値(理論調整値scale)との差分を補正値として送信しても良いが、調整値変換手段44で算出する理論調整値または基本情報を用いてこのデータに変換可能なデータを補正値として送信するようにしても良い。
1 アナログ入力二重化装置
2 CPUモジュール
3 バス
5 通信ケーブル
9 外部機器
10 アナログ入力モジュール
11 CPU回路
12 ADC(A/D変換器)
14 MPX(マルチプレクサ)
15 BUS I/F
19 サンプルホールド回路(SH)
21 送信回路
22 受信回路
23 絶縁回路
40 記憶部
41 CPUI/F手段
42 基本情報登録手段
43 計測値入力手段
44 調整値変換手段
45 補正値算出手段
46 出力値算出手段
47 補正値送信手段
48 補正値受信手段
49 コマンド送受信手段
50 機器補正値変換手段
51 機器調整値算出手段
52 稼動/待機判定手段
96 通信部
97 入力部
98 入力回路
99 従来のアナログ入力モジュール
100 従来のアナログ入力二重化装置

Claims (3)

  1. 稼動側アナログ入力モジュールおよび待機側アナログ入力モジュールを有するアナログ入力二重化装置であって、
    前記稼動側アナログ入力モジュールは、
    入力されるアナログ値の範囲とデジタル値の範囲の対応関係を示す理論調整スケール値を登録する稼動側基本情報登録手段と、
    該稼動側アナログ入力モジュールのA/D変換誤差を修正するための稼動側校正値および外部機器から出力されるアナログ信号のA/D変換値をそれぞれ入力する稼動側計測値入力手段と、
    前記外部機器の特性に合わせるための機器調整値を保持する稼動側記憶手段と、
    前記機器調整値と前記理論調整スケール値と前記稼動側校正値とを用いて前記待機側アナログ入力モジュールのA/D変換値の修正に使用する補正値を演算し、この補正値を周期的に前記待機側アナログ入力モジュールへ送信する補正値送信手段と、
    前記稼動側計測値入力手段によって入力されたアナログ信号のA/D変換値を前記稼動側記憶手段に保持されている機器調整値によって修正したA/D変換値を出力する出力値算出手段と、を備え、
    前記待機側アナログ入力モジュールは、
    入力されるアナログ値の範囲とデジタル値の範囲の対応関係を示す理論調整スケール値を登録する待機側基本情報登録手段と、
    該待機側アナログ入力モジュールのA/D変換誤差を修正するための待機側校正値および前記外部機器から出力されるアナログ信号のA/D変換値をそれぞれ入力する待機側計測値入力手段と、
    前記補正値送信手段によって送信された補正値を受信し、この補正値と前記理論調整スケール値と前記待機側校正値とを用いて待機側の機器調整値を演算して待機側記憶手段に保存する演算保存手段と、を備え、
    前記待機側アナログ入力モジュールは、所定の期間、前記補正値送信手段から補正値を受信しないことにより、稼動側アナログ入力モジュールとして動作することを特徴とするアナログ入力二重化装置。
  2. 前記出力値算出手段は、前記修正したA/D変換値をユーザが要求するスケール範囲にさらにスケール変換することを特徴とする請求項1に記載のアナログ入力二重化装置。
  3. 稼動側と待機側とからなりアナログ値をデジタル値に変換して入力するアナログ入力モジュールを二重化して用いるアナログ入力二重化方法であって、
    入力するアナログ値の範囲とデジタル値の範囲の対応関係を稼動側と待機側の両方に共通の設定値として設定し、
    稼動側と待機側のそれぞれでA/D変換誤差を修正するための校正値を入力し、該校正値と前記対応関係から調整用スケール変換データを計算し、
    稼動側において、外部機器の特性に合わせるための機器調整値を入力し、入力した機器調整値と校正値との差分を稼動側の調整用スケール変換データによってスケール変換して補正値を算出すると共に該補正値を待機側へ送信し、
    待機側において、受信した補正値と待機側の調整用スケール変換データを用いて、待機側の機器調整値を計算し、
    稼動側と待機側の少なくともいずれか一方において、入力した計測値を夫々が保持する機器調整値を用いて修正することを特徴とするアナログ入力二重化方法。
JP2010055373A 2010-03-12 2010-03-12 アナログ入力二重化装置およびアナログ入力二重化方法 Active JP5477070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055373A JP5477070B2 (ja) 2010-03-12 2010-03-12 アナログ入力二重化装置およびアナログ入力二重化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055373A JP5477070B2 (ja) 2010-03-12 2010-03-12 アナログ入力二重化装置およびアナログ入力二重化方法

Publications (2)

Publication Number Publication Date
JP2011193071A JP2011193071A (ja) 2011-09-29
JP5477070B2 true JP5477070B2 (ja) 2014-04-23

Family

ID=44797580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055373A Active JP5477070B2 (ja) 2010-03-12 2010-03-12 アナログ入力二重化装置およびアナログ入力二重化方法

Country Status (1)

Country Link
JP (1) JP5477070B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5594116B2 (ja) * 2010-12-15 2014-09-24 富士電機株式会社 入出力二重化装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226736A (ja) * 1986-03-28 1987-10-05 Toshiba Corp 二重化システムのデ−タ等値化方法
JPS637026A (ja) * 1986-06-27 1988-01-12 Toyota Motor Corp 入出力学習装置
JPH05215785A (ja) * 1992-02-04 1993-08-24 Jeol Ltd Ad変換装置
JPH06138902A (ja) * 1992-10-30 1994-05-20 Shimadzu Corp 二重化制御装置
JPH06207961A (ja) * 1993-01-11 1994-07-26 Fuji Facom Corp アナログ入力装置
JP2993337B2 (ja) * 1993-11-10 1999-12-20 神鋼電機株式会社 2重系のバスコントロ−ル方法
JPH0962304A (ja) * 1995-08-22 1997-03-07 Hitachi Ltd 制御装置の多重化方式
JPH1014297A (ja) * 1996-06-25 1998-01-16 Meidensha Corp 制御用ディジタル量のスケール変換調整方法
JP3794088B2 (ja) * 1997-02-12 2006-07-05 富士電機システムズ株式会社 プロセス入出力装置
JP2000216677A (ja) * 1999-01-22 2000-08-04 Omron Corp アナログ入力タ―ミナル装置,アナログ出力タ―ミナル装置,アナログ入力タ―ミナル装置の信号処理方法,アナログ出力タ―ミナル装置の信号処理方法および調整ツ―ル
JP2001202101A (ja) * 2000-01-18 2001-07-27 Toshiba Corp 二重化制御システムおよびそのプログラムメンテナンス方法
JP4802971B2 (ja) * 2006-10-26 2011-10-26 横河電機株式会社 アナログ出力装置
JP4840087B2 (ja) * 2006-11-08 2011-12-21 株式会社明電舎 A/d変換方式

Also Published As

Publication number Publication date
JP2011193071A (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
US8780702B2 (en) Adaptive multi-redundant ring network system and method for selecting detour
WO2007148462A1 (ja) 制御装置
US11190393B2 (en) Wireless IO-link communication network having an additional master and method for its operation
JP2006105782A (ja) ロボットビジョンによる計測装置及びロボット制御装置
US20120130512A1 (en) Plc system
EP2917836B1 (en) Redundancy device unit and method for determining fault in industrial control system, industrial control system and industrial system comprising redundancy device unit
WO2015010662A1 (zh) 一种天线阵列控制装置、方法以及系统
JP5477070B2 (ja) アナログ入力二重化装置およびアナログ入力二重化方法
JP5594116B2 (ja) 入出力二重化装置
JP2015084147A (ja) 電子機器および電子機器用モジュール
US20130019040A1 (en) Field communication system
CN112260916A (zh) 通信电路、通信网络及通信异常处理方法
JP2013257746A (ja) 入出力ユニット及び制御システム
JP4938944B2 (ja) エレベータの情報伝送制御装置
JPWO2011074147A1 (ja) 二重系制御装置
JP3111523B2 (ja) 二重化遠方監視制御装置
KR101750497B1 (ko) 통신 단말 내 이중화 rf 송수신부 및 그 방법
JP3884643B2 (ja) プロセス制御装置
JPH08191491A (ja) フィールドバスシステム
KR102338113B1 (ko) 디지털 보호계전기
CN112596369B (zh) 一种多机冗余的无缝切换系统及其方法
JP5370222B2 (ja) 冗長構成を有する通信装置及びその稼働待機切替方法
US20220245075A1 (en) Configuration data caching
US20230229131A1 (en) Redundant Automation System and Method for Operating the Redundant Automation System
US8443236B2 (en) Test apparatus for testing an information processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5477070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250