JPH0962304A

JPH0962304A - 制御装置の多重化方式

Info

Publication number: JPH0962304A
Application number: JP23600695A
Authority: JP
Inventors: Katsuto Shimizu; 勝人清水; Akio Ito; 明男伊藤; Yoshio Maruyama; 良雄丸山; Yukiko Mouri; 優紀子毛利
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-08-22
Filing date: 1995-08-22
Publication date: 1997-03-07

Abstract

(57)【要約】【目的】プロセス制御システムにおいて、プロセス制
御の信頼性、連続性及び安全性を向上させるに好適な制
御装置の多重化方式を提供することにある。【構成】主系コントローラ１と、待機系コントローラ
２とからなり、両コントローラ間で一致化が必要なデー
タを周期的に一致させる制御装置の多重化方式におい
て、主系コントローラの演算素子７ａ，７ｂの入出力デ
ータ及びこの演算素子の演算に使用する内部データの中
から両コントローラ間で一致化が必要なデータを予め決
定し、演算周期毎に前記一致化が必要なデータを演算処
理によって算出したとき、該データを自己のメモリ８ａ
の一致化データエリア９ａに書き込むと共に、一致化処
理周期時に、待機系コントローラのメモリ８ｂの一致化
データエリア９ｂに転写することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセス制御システム
においてコントローラを二重化構成とする制御装置の多
重化方式に関する。

【０００２】

【従来の技術】一般に、大規模なプラントを制御対象と
する制御装置は、コントローラを二重化構成としてい
る。これは、制御を実行する主系コントローラの他に、
主系コントローラが動作不能となった時に、切り換わっ
て制御を実行する待機側コントローラを設けることによ
り、プラント制御の中断防止を目的としている。更に、
二重化コントローラでは、プラントの擾乱動作を避ける
ため、切り換え時のプロセス出力信号の突変を防ぐ必要
がある。この対策として、両コントローラには、同一の
演算プログラムを持たせ、同一データを用いて実行させ
る。ここで、両コントローラ内で演算プログラムを実行
する際に用いる一致化が必要なデータには、演算プログ
ラムを構成する演算素子が次回演算時に初期値として使
用する入出力信号と、演算素子内部のプログラムを実行
する時のみに用いるタイマ設定値、ゲイン設定値等の内
部データの２つがある。従来のプロセス制御システムの
二重化コントローラでは、これらの一致化が必要なデー
タを主系コントローラから待機側コントローラに送信す
ることにより、両コントローラ内のデータの一致化を図
る。この場合、この一致化が必要なデータを送信するた
めに、設計者は一致化処理のためのプログラム設計を行
い、設計者が演算プログラム内の一致化が必要なデータ
を選択し、この選択した一致化データを主系コントロー
ラ（送信側）内の送信用プログラムに反映すると共に、
待機側コントローラ（受信側）内の受信用プログラムに
反映している。この二重化コントローラでは、両コント
ローラ間のデータの一致化を図るのに、設計者が一致化
を要するデータを選択する作業を行うことが必要であ
る。これに対して、設計者による選択作業を省略し、主
系／待機系コントローラの切り換え時、演算素子の入出
力データ及びその内部データを全て、一致化が必要なデ
ータとみなし、コピーする方法がある。この方法は、コ
ピーの終了後、待機側コントローラが主系として動作を
開始する。また、特開昭６２−１８７９０１号公報に
は、プロセス制御システムの二重化コントローラにおい
て、主系／待機系コントローラ間でその演算プログラム
を構成する演算素子の入出力にずれが発生していないこ
とを比較チェックしながら、動作する方法が記載されて
いる。

【０００３】

【発明が解決しようとする課題】従来のプロセス制御シ
ステムの二重化コントローラにおいて、設計者が一致化
を要するデータを選択する作業を行うプログラム設計で
は、設計者の熟練を要し、制御装置のソフトウェア設計
品質が設計者の属人性によるところが多く、制御装置の
品質管理上、信頼性に問題がある。また、近年の制御装
置の大規模化に伴い、演算プログラムの容量も拡大の傾
向にあり、この莫大なプログラムから一致化の必要なデ
ータを検索するのは容易ではなく、設計工数が増加する
という問題がある。また、主系／待機系コントローラの
切り換え時、演算素子の入出力データ及びその内部デー
タを全てコピーする方法は、待機側コントローラに主系
側コントローラより全入出力データ及び全内部データが
コピーされた時点で主系に切り換わるため、両コントロ
ーラ間のデータの一致化に所要時間を要し、プロセス制
御の連続性に問題がある。また、公報記載の方法では、
二重化コントローラが同期して動作している間は問題な
いと考えられるが、二重化コントローラの一方が既に主
系で動作しているとき、もう一方のコントローラ（待機
側）を初期立ち上げするときに、後から立ち上がったコ
ントローラでは演算初期値が主系動作中のコントローラ
と異なるため、プロセス出力データの突変を生じること
になり、プラント制御の安全性に問題がある。

【０００４】本発明の目的は、上述した事情に鑑み、二
重化コントローラを有するプロセス制御システムにおい
て、設計者の熟練度に依存することなく、プロセス制御
の信頼性、連続性及び安全性を向上させるに好適な制御
装置の多重化方式を提供することにある。

【０００５】

【課題を解決するための手段】上記目的は、制御装置の
多重化方式において、主系コントローラの演算素子の入
出力データ及びこの演算素子の演算に使用する内部デー
タの中から両コントローラ間で一致化が必要なデータを
予め決定し、演算周期毎に前記一致化が必要なデータを
演算処理によって算出したとき、該データを自己のメモ
リに書き込むと共に、一致化処理周期時に、待機系コン
トローラのメモリに転写することによって、達成するこ
とができる。また、この場合、主系コントローラ及び待
機系コントローラのそれぞのメモリ内に両コントローラ
間で一致化が必要なデータを格納する一致化データエリ
アを設けることによって、達成することができる。さら
に、主系コントローラから待機系コントローラに伝送さ
れる一致化が必要なデータの転写が予め設定した時間以
上実行されていないときは、或いは、コントローラの初
期立ち上げ時、主系コントローラから待機系コントロー
ラに伝送される一致化が必要なデータの転写が完了しな
い間は、ないしは、制御対象のプロセス量が変化してい
る時、プロセスの特性上許容できるプロセス量の最大変
化量を得る時間分以上に渡ってデータの一致化が実行さ
れなかったときは、主系／待機系コントローラの切り換
えを不可とすることによって、達成することができる。

【０００６】

【作用】本発明は、制御演算素子毎に、主系コントロー
ラと待機系コントローラ間で一致化が必要なデータを予
め決定するため、主系側ではこのデータを一致化データ
エリアに書き込み、待機系側では主系側から伝送される
データを一致化データエリアに転写するのみで、両コン
トローラのデータの一致化が図られ、制御装置の品質の
向上と共に信頼性が向上する。また、一致化が必要なデ
ータは、周期的に主系コントローラから待機系コントロ
ーラの一致化データエリアにコピーされ、コントローラ
の主系／待機系の切り換え時に、このデータを一致化す
るための時間の必要がない。そのため、コントローラ切
り換え時のプロセス制御の連続性が向上する。また、制
御演算プログラムの演算結果は、両コントローラとも一
致し、任意の時に主系／待機系コントローラの切り換え
が発生しても、コントローラのプロセス出力に突然変化
が発生することはなく、安定したプロセス制御が実行さ
れる。また、主系／待機系コントローラ切り換え時、両
コントローラ間でデータ一致が必要なデータが不一致の
まま主系／待機系の切り換えを実行しないようにしたた
め、プラントに擾乱を起こすことを防止する。

【０００７】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。図１は、本発明の一実施例を示す制御装置の多重化
方式の構成図である。図１において、１は主系コントロ
ーラ、２は待機側（系）コントローラ、３はネットワー
ク、４はシステムバス、５はプロセス入出力装置（ＰＩ
／Ｏ）、Ｐはプラントを示す。本多重化方式は、２台の
ＣＰＵがデュープレクス方式の演算を実行して、二重化
を実現し、ネットワーク３に接続されている主系コント
ローラ１と待機系コントローラ２が各々独自の演算周期
で同一のプロセス制御プログラムを演算する。通常、主
系コントローラ１は、システムバス４を介してＰＩ／Ｏ
５とアクセスし、プロセスデータの入力とプロセス制御
データの出力を行う。システムバス４のアクセス競合に
よって、同時に２台のＣＰＵからＰＩ／Ｏ５とのデータ
の入出力はできないため、待機系コントローラ２は、Ｐ
Ｉ／Ｏ５へのアクセスを停止させられている。ところ
で、主系コントローラ１が異常となり、動作不能となる
と、主系／待機系コントローラの切り換えが行われ、待
機系コントローラ２がＰＩ／Ｏ５とのアクセス権を得
て、プロセスデータの入力とプロセス制御データの出力
を行う。

【０００８】図２は、本実施例の両コントローラ内にお
けるデータ一致化について説明する概念図である。図２
において、両コントローラ１は、演算素子７ａ，７ｂに
より構成される制御演算プログラム６ａ，６ｂと、ワー
クデータエリアの外に一致化データエリア９ａ，９ｂを
設けたメモリ８ａ，８ｂからなる。両コントローラ１，
２の制御演算プログラム６ａ，６ｂは、両コントローラ
独自の演算周期で演算を実行する。演算素子７ａ，７ｂ
は、演算プログラムを構成する複数の演算素子ＦＦ（フ
リップフロップ回路）と複数のタイマ（ＴＰ）からな
り、主系コントローラ１の演算素子７ａ毎に、制御回路
内の演算素子ＦＦの入出力及びその演算素子の演算に使
用するタイマＴＰのタイマ設定（内部データ）の演算パ
ラメータ等の内でデータの一致化が必要な情報を予め決
定する。メモリ８ａ，８ｂは、メモリ内に一致化データ
エリア９ａ，９ｂを設け、両コントローラ間で一致化の
必要なデータを保有する。なお、一致化が必要な内部デ
ータとしてゲイン設定値等があるが、説明を簡単化する
ため省略した。本実施例において、両コントローラのデ
ータ一致化の処理は次のように実行される。まず、主系
コントローラ１の各演算周期毎に、主系コントローラ１
の演算素子ＦＦは、自己のメモリ８ａ内のワークデータ
エリアからＦＦ入力データＡ，Ｂを入力し、ＦＦ演算処
理によってＦＦ出力値Ｙを算出する。この演算素子ＦＦ
の入出力信号は予め両コントローラ間で一致化が必要な
データであるとして決められているので、ＦＦ出力値Ｙ
を両コントローラ間で一致化が必要なデータとして自己
のメモリー８ａ内に設けた所定の一致化データエリア９
ａに書き込みする。また、主系コントローラ１のタイマ
ＴＰは、各演算周期毎に自己のメモリ８ａ内のワークデ
ータエリアからタイマのＴＰ入力データ（前回経過値）
Ｃを入力し、演算処理によってタイマ経過値Ｚ（次回演
算の初期値）を算出する。このタイマＴＰのタイマ設定
値は、演算素子ＦＦの演算に際し、両コントローラ間で
一致化が必要なデータであるとして決められているの
で、タイマ経過値Ｚを両コントローラ間で一致化が必要
なデータとして自己のメモリー８ａ内に設けた所定の一
致化データエリア９ａに書き込みする。つぎに、主系コ
ントローラ１の一致化データエリア９ａに書き込れたＦ
Ｆ出力値Ｙ、タイマ経過値Ｚは、ネットワーク３を介し
て待機系コントローラ２のメモリー８ｂ内に設けた所定
の一致化データエリア９ｂに伝送され、転写される。こ
のようにして、両コントローラ１，２間で一致化が必要
なデータの一致化が行われる。

【０００９】ここで、図３に、図２に示すデータ一致化
による演算素子及びタイマとメモリ間のデータの流れの
詳細図を示す。ここでは、演算素子ＦＦは、両コントロ
ーラ内で演算プログラムを実行する際に用いる一致化が
必要なデータである次回演算時に初期値として使用する
入出力信号を演算し、また、タイマＴＰは、演算素子内
部のプログラムを実行する時のみに用いる両コントロー
ラ内で一致化が必要なデータであるタイマ設定値を演算
する。図３において、両コントローラ１，２の演算素子
ＦＦ７、タイマＴＰ７’は、複数の演算素子、タイマで
構成する制御演算プログラム６ａ、６ｂの中の一つであ
り、それぞれ入力データ、出力データの他に次回演算の
初期値を作業データとして持つ。メモリ８ａ、８ｂは、
ＦＦ入力データＡ，Ｂ、ＦＦ出力データＹ、ＴＰ入力デ
ータＣ、ＴＰ出力データＺを格納するワークデータエリ
アと、このメモリ内に設けたＦＦ出力値Ｙ、タイマ出力
値Ｚを格納する一致化データエリア９ａからなる。ここ
で、メモリ８ａの一致化データエリア９ａと８ｂの一致
化データエリア９ｂは、両方で同じアドレスになるよう
に対応しており、両コントローラ間でコピー（転写）す
る仕組みとしている。なお、矢印は演算の順序を示す。
いま、制御演算プログラム６ａ内の演算素子ＦＦ７の演
算周期になると、演算素子ＦＦ７は、演算に必要な入力
データをメモリ８ａ内の所定のワークデータエリアに格
納されているＦＦ７入力データエリア４００１からＦＦ
入力データＡ，Ｂを読み出すと共に、前回演算の演算初
期値であるＦＦ出力値Ｙ’を一致化データエリア９ａの
所定のＦＦ７出力データエリア４００２から読み出し、
演算処理を実行する。本演算処理が終了すると、主系側
の演算素子ＦＦ７は、演算結果をＦＦ出力データＹとし
てメモリ８ａ内の所定のＦＦ７出力データエリア４００
３に格納すると同時に、次回演算初期値のＦＦ出力値
（作業データ）Ｙとして一致化データエリア９ａの所定
のＦＦ７入力データエリア４００２に書き込む。一致化
データエリア９ａに書き込まれたＦＦ出力値（作業デー
タ）Ｙは、同じアドレスに対応する待機系側の一致化デ
ータエリア９ｂに転写される。また、制御演算プログラ
ム６ａ内のタイマＴＰ７’の演算周期になると、タイマ
ＴＰ７’は、演算に必要な入力データをメモリ８ａ内の
所定のワークデータエリアに格納されているＴＰ７’入
力データエリア４００４からＴＰ入力データＣを読み出
すと共に、前回演算のタイマ経過値Ｚ’を一致化データ
エリア９ａの所定のＴＰ７’出力データエリア４００５
から読み出し、タイマ経過値の演算処理を実行する。本
演算処理が終了すると、主系側のタイマＴＰ７’は、演
算結果をＴＰ出力データＺとしてメモリ８ａ内の所定の
ＴＰ７’出力データエリア４００６に格納すると同時
に、次回演算初期値のタイマ経過値（作業データ）Ｚと
して一致化データエリア９ａの所定のＴＰ７’入力デー
タエリア４００５に書き込む。一致化データエリア９ａ
に書き込まれたタイマ経過値（作業データ）Ｚは、同じ
アドレスに対応する待機系側の一致化データエリア９ｂ
に転写される。このように、演算素子及びタイマとメモ
リ間にデータが流れ、両コントローラ１，２のデータ一
致化が実行され、以降、主系コントローラ１の演算素子
ＦＦ、タイマＴＰは、周期毎のその演算処理実行時に必
要なＦＦ出力値Ｙ、タイマ経過値Ｚを所定の一致化デー
タエリア９ａより読み出して、演算し、また、待機系コ
ントローラ２の演算素子ＦＦ、タイマＴＰは、メモリー
８ｂ内に設けた所定の一致化データエリア９ｂに転写さ
れたＦＦ出力値Ｙ、タイマ経過値Ｚを読み出して、演算
を行う。

【００１０】図４は、演算素子の内部演算処理のフロー
を示す。ここでは、演算素子ＦＦ７を例として、図３を
参照しながら説明する。演算素子ＦＦ７は、まず、入力
データＡ，Ｂをメモリ８ａ内の一致化データエリア９ａ
以外のワークデータエリアから読み込む（７０２）。次
に、前回演算の結果すなわち前回の演算初期値Ｙ’を一
致化データエリア９ａから読み込む（７０３）。その
後、入力データＢの値が”１”か”０”を判定し（７０
４）、Ｂ＝１のとき、出力データＹの値を”０”とし、
メモリ８ａ内のワークデータエリアに書き込む（７０
５）。Ｂ＝０のとき、入力データＡの値”１”か”０”
を判定し（７０６）、Ａ＝１のとき、出力データＹの値
を”１”とし、メモリ８ａ内のワークデータエリアに書
き込む（７０７）。また、Ａ＝０のとき、出力データＹ
の値を前周期の出力データとし、メモリ８ａ内のワーク
データエリアに書き込む（７０８）。演算素子ＦＦ７の
処理７０４〜７０８を実行して、演算結果つまり次回演
算の演算初期値をＦＦ出力値Ｙとして主系側の一致化デ
ータエリア９ａに書き込む（７０９）。なお、タイマＴ
Ｐについても同様の処理によって、次回演算の演算初期
値をタイマ経過値Ｚとして主系側の一致化データエリア
９ａに書き込む。

【００１１】図５は、主系コントローラ１の一致化処理
のフローを示す。図５において、主系コントローラ１が
一致化処理周期になると（５０１）、該データを全て待
機系コントローラ２へ送信する（５０２）。このよう
に、本実施例では、主系コントローラ１から待機系コン
トローラ２への一致化データエリア９ａの一致化処理
は、一定周期で実行するようにした。

【００１２】図６は、待機系コントローラ２の一致化処
理のフローを示す。図６において、待機系コントローラ
２は、主系コントローラ１から一致化データを受信する
と（６０１）、該データを自己の一致化データエリア９
ｂに格納するとともに、一致化データ中断監視用タイム
カウンタをリセットする（６０２）。一方、待機系コン
トローラ２は、主系コントローラ１から一致化データの
受信がなければ、一致化データ中断監視用タイムカウン
タの値を更新する（６０３）。ここで、一致化データ中
断監視用タイムカウンタの値＝前周期タイムカウント値
＋監視周期の関係にある。次に、一致化データ中断監視
用タイムカウンタのカウント値が予め設定した一致化デ
ータ中断判定値Ｎよりも大きいとき（６０４）、主系／
待機系コントローラ間で演算データの一致化ができてい
ないと判定して、主系／待機系コントローラの切り換え
を禁止する（６０５）。本実施例では、主系／待機系コ
ントローラの切り換えを禁止する条件を、予め設定した
一致化データ中断判定値Ｎよりも長い時間に渡って待機
系コントローラ２が主系コントローラ１からの一致化デ
ータの受信ができなかった時としたが、次のように決め
てもよい。すなわち、主系／待機系コントローラの切り
換えを禁止する条件を、コントローラの初期立ち上げ時
において、待機側コントローラ２が一致化データエリア
のコピーが完了しない間、換言すれば、一致化データエ
リアのコピーが完了するまでの時間としてもよい。ま
た、主系／待機系コントローラの切り換えを禁止する条
件を、制御対象のプロセス量の最大動作速度に対し、プ
ロセスの特性上許容できるプロセス量の最大変化量を得
る時間として決定することもできる。例えば、０パーセ
ントから１００パーセントまで動作するのに４０秒かか
る燃料調節弁を制御するコントローラにおいて、この燃
料調節弁への開度指令が２０パーセント（燃料調節弁が
動作するのに８秒かかることになる。）以上急変する
と、この燃料により運転されるボイラーが失火して、プ
ロセスに大きな支障を与えるような制御システムの場合
を考える。このような場合、一致化データ中断判定値Ｎ
を７秒と設定すれば、７秒間で燃料調節弁は最大１７．
５パーセントしか動作し得ないため、両コントローラ間
の一致させるべきデータが一致されていないにも拘ら
ず、主系／待機系コントローラの切り換えが実行されて
も問題とはならない。

【００１３】このように、本実施例では、制御演算素子
毎に、制御回路内の演算素子ＦＦの入出力信号及びその
演算素子の演算に使用するタイマＴＰ設定等の演算パラ
メータの内でデータの一致化が必要な情報を予め決定す
るため、主系側ではこれを一致化データエリア９ａに書
き込み、待機系側では主系側から伝送される一致化が必
要な情報を一致化データエリア９ｂに転写するのみで、
両コントローラ１，２のデータの一致化が図られ、その
ため、設計者によってその都度行われる選択作業の必要
がなくなり、制御装置の信頼性が向上する。また、両コ
ントローラ１，２間で一致化が必要なデータは、周期的
に主系コントローラ１から待機系コントローラ２の一致
化データエリアにコピーされるので、コントローラの主
系／待機系の切り換え時に、このデータを一致化するた
めの時間の必要がなく、コントローラ切り換え時のプロ
セス制御の連続性を向上させることができる。また、制
御演算プログラム６ａ，６ｂの演算結果は、両コントロ
ーラ１，２とも一致し、任意の時に主系／待機系コント
ローラの切り換えが発生しても、コントローラのプロセ
ス出力に突然変化が発生することはなく、安定したプロ
セス制御が実行される。また、待機側コントローラ２に
おいて、一致化データエリアのコピーが予め設定した時
間以上実行されないとき、または、コントローラの初期
立ち上げ時において、待機側コントローラ２が一致化デ
ータエリアのコピーが完了しないとき、または、制御対
象のプロセス量が変化している時、プロセスの特性上許
容できるプロセス量の最大変化量を得る時間分以上に渡
ってデータの一致化が実行されなかったときは、いずれ
も主系／待機系コントローラ切り換えを不可としたた
め、両コントローラ１，２間でデータ一致が必要なデー
タが不一致のまま主系／待機系の切り換えが実行され
ず、プラントに擾乱を起こすことを防止できる。

【００１４】

【発明の効果】以上説明したように、本発明によれば、
制御演算素子毎に、主系コントローラと待機系コントロ
ーラ間で一致化が必要なデータを予め決定するため、主
系側ではこのデータを一致化データエリアに書き込み、
待機系側では主系側から伝送されるデータを一致化デー
タエリアに転写するのみで、両コントローラのデータの
一致化が図られるので、設計者によってその都度行われ
る選択作業の必要がなく、また、制御装置設計上の属人
要素が減少し、制御装置の品質の向上と共に信頼性の向
上を図ることができる。また、一致化が必要なデータ
は、周期的に主系コントローラから待機系コントローラ
の一致化データエリアにコピーされるので、コントロー
ラの主系／待機系の切り換え時に、このデータを一致化
するための時間の必要がなく、コントローラ切り換え時
のプロセス制御の連続性を向上させることができる。ま
た、制御演算プログラムの演算結果は、両コントローラ
とも一致し、任意の時に主系／待機系コントローラの切
り換えが発生しても、コントローラのプロセス出力に突
然変化が発生することはなく、安定したプロセス制御を
実行することができる。また、主系／待機系コントロー
ラ切り換え時、両コントローラ間でデータ一致が必要な
データが不一致のまま主系／待機系の切り換えを実行し
ないようにしたので、プラントに擾乱を起こすことを防
止でき、プロセス制御の安定性を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示す制御装置の多重化方式
の構成図

【図２】本発明の両コントローラ内におけるデータ一致
化について説明する概念図

【図３】図２に示すデータ一致化によるデータの流れを
示す詳細図

【図４】本発明における演算素子の内部演算処理のフロ
ー図

【図５】本発明における主系コントローラの一致化処理
のフロー図

【図６】本発明における待機系コントローラの一致化処
理のフロー図

【符号の説明】

１主系コントローラ２待機側（系）コントローラ３ネットワーク４システムバス５プロセス入出力装置（ＰＩ／Ｏ）６ａ，６ｂ制御演算プログラム７ａ，７ｂ演算素子８ａ，８ｂメモリ９ａ，９ｂ一致化データエリア

───────────────────────────────────────────────────── フロントページの続き (72)発明者毛利優紀子茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内

Claims

【特許請求の範囲】

【請求項１】制御を実行する主系コントローラと、該
主系コントローラが動作不能となった時に切り換わって
制御を実行する待機系コントローラとからなり、両コン
トローラ間で一致化が必要なデータを周期的に一致させ
る制御装置の多重化方式において、主系コントローラの
演算素子の入出力データ及びこの演算素子の演算に使用
する内部データの中から両コントローラ間で一致化が必
要なデータを予め決定し、演算周期毎に前記一致化が必
要なデータを演算処理によって算出したとき、該データ
を自己のメモリに書き込むと共に、一致化処理周期時
に、待機系コントローラのメモリに転写することを特徴
とする制御装置の多重化方式。
【請求項２】請求項１において、待機系コントローラ
では、主系コントローラより自己のメモリに転写された
一致化が必要なデータから必要な演算データを読み出
し、演算することを特徴とする制御装置の多重化方式。
【請求項３】請求項１または請求項２において、主系
コントローラ及び待機系コントローラのそれぞのメモリ
内に両コントローラ間で一致化が必要なデータを格納す
る一致化データエリアを設けることを特徴とする制御装
置の多重化方式。
【請求項４】請求項１から請求項３のずれかにおい
て、主系コントローラから待機系コントローラに伝送さ
れる一致化が必要なデータの転写が予め設定した時間以
上実行されていないときは、主系／待機系コントローラ
の切り換えを不可とすることを特徴とする制御装置の多
重化方式。
【請求項５】請求項１から請求項３のずれかにおい
て、コントローラの初期立ち上げ時、主系コントローラ
から待機系コントローラに伝送される一致化が必要なデ
ータの転写が完了しない間は、主系／待機系コントロー
ラの切り換えを不可とすることを特徴とする制御装置の
多重化方式。
【請求項６】請求項１から請求項３のずれかにおい
て、制御対象のプロセス量が変化している時、プロセス
の特性上許容できるプロセス量の最大変化量を得る時間
分以上に渡ってデータの一致化が実行されなかったとき
は、主系／待機系コントローラの切り換えを不可とする
ことを特徴とする制御装置の多重化方式。