JP2005173848A - アナログ出力装置およびその診断方法 - Google Patents

アナログ出力装置およびその診断方法 Download PDF

Info

Publication number
JP2005173848A
JP2005173848A JP2003411162A JP2003411162A JP2005173848A JP 2005173848 A JP2005173848 A JP 2005173848A JP 2003411162 A JP2003411162 A JP 2003411162A JP 2003411162 A JP2003411162 A JP 2003411162A JP 2005173848 A JP2005173848 A JP 2005173848A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
converter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003411162A
Other languages
English (en)
Other versions
JP4276930B2 (ja
Inventor
Yuji Kayane
祐二 茅根
Hironori Nagashima
宏典 長島
Shuichi Nagayama
修一 長山
Masahiro Shiraishi
雅裕 白石
Tomohiko Doken
知彦 道券
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Information and Control Systems Inc
Original Assignee
Hitachi Ltd
Hitachi Information and Control Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Information and Control Systems Inc filed Critical Hitachi Ltd
Priority to JP2003411162A priority Critical patent/JP4276930B2/ja
Publication of JP2005173848A publication Critical patent/JP2005173848A/ja
Application granted granted Critical
Publication of JP4276930B2 publication Critical patent/JP4276930B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Programmable Controllers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】
A/D変換器等のアナログ素子を削減したコンパクトな回路構成で出力回路および出力診断回路を構成したアナログ出力装置及びその診断方法を実現する。
【解決手段】
通常アナログ出力に使用しているD/A変換器2を、信号ホールド回路3および比較回路7と組合わせることにより、出力フィードバック信号のD/A変換2としても動作させて、診断回路の部品点数を削減し、アナログ出力装置の出力回路11と制御回路1間のディジタルインタフェース部分を絶縁回路12で絶縁分離することにより、出力回路11をコンパクトなモジュール構成とした。
【選択図】図1

Description

本発明は、プラント制御機器のディジタル制御信号をアナログ信号に変換して出力するアナログ出力装置およびその診断方法に関する。
従来のアナログ出力装置としては、〔特許文献1〕に記載のように、D/A変換器と並列に設けたA/D変換器から得られるフィードバック信号を検出して診断や補正を行う方法が知られている。
また、〔特許文献2〕に記載の例では、フィードバックするアナログ信号の絶縁回路に光アナログ素子を使用し、A/D変換器の代わりに比較回路を設けて回路構成の小型化を図っている。
特開平8−23275号公報 特開平10−149216号公報
〔特許文献1〕に記載のように、D/A変換器と並列に設けたA/D変換器から得られるフィードバック信号を検出して診断や補正を行う方法によると制御装置とプラント機器側の絶縁が必要な場合にフィードバックするアナログ信号の絶縁回路を構成するアナログ部品が増加し、回路構成が大型化する問題があった。
また、〔特許文献2〕に記載のように、フィードバックするアナログ信号の絶縁回路に光アナログ素子を使用した例では、光アナログ素子の性能が診断精度を左右するため高精度な診断が困難となり、比較回路の判定値には光素子感度の安定性を考慮した余裕を持たせ、一定の判定値による診断を行う必要があった。
本発明の目的は、コンパクトな回路構成で高精度なアナログ出力診断が可能なアナログ出力装置及びその診断方法を提供することにある。
上記目的を達成するために、従来必要としていたA/D変換器の機能は、信号出力用のD/A変換器と比較回路で構成するものである。また、D/A変換器の出力部に信号ホールド回路を設けて、信号ホールド回路によりD/A変換器とプラント側を切り離し、診断サイクルにおいてプラント側への出力信号を保持するものである。出力を保持した状態においてD/A変換器の出力を変化させて、D/A変換器の出力とプラント側出力信号のフィードバック信号を比較し一致点を検出してD/A変換器に設定したデータがフィードバック信号に対応するディジタルデータであり、これによりD/A変換器と同じ分解能を有するA/D変換器の機能を実現するものである。プラント側への出力用として設定したディジタル値は既知であり、これに対して前記フィードバック信号から検出したディジタル値を制御回路において誤差判定すると、出力信号のフィードバック診断が実現できる。
又、診断サイクルの第1ステップでD/A変換器診断を行い、第2ステップで前記フィードバック診断を行うものであり、診断データの信頼性向上が図れる。
本発明によれば、A/D変換器を使用しなくてもコンパクトな回路構成でアナログ出力信号のフィードバック診断ができる。
以下、本発明の一実施例を図1から図5により説明する。図1は本実施例のアナログ出力装置の回路構成を示す構成図である。
アナログ出力装置は、図1に示すように構成されている。図示していない上位制御装置とは通信ライン22を介して制御回路1が接続されている。制御回路1は信号線28によりそれぞれの出力回路11内の絶縁回路12に接続される一方、電源出力用の信号線23により電源回路9に接続されている。制御回路1と出力回路11との間を伝送されるディジタル信号は、フォトカプラで構成された絶縁回路12により絶縁分離されている。絶縁回路12には、信号線14によりD/A変換器2,信号線15により比較回路7a,信号線16により比較回路7bが並列接続されている。比較回路7a及び比較回路7bの一方は信号線29によりD/A変換器2の信号線20と接続されている。D/A変換器2の信号線20は、スイッチ回路5とコンデンサ6で構成される信号ホールド回路3のスイッチ回路5と接続され、スイッチ回路5は、絶縁回路12とホールド信号用の信号線13により接続されている。信号ホールド回路3内部のスイッチ回路5の状態は制御回路1から信号線13を介して伝送されるホールド信号により制御されるようになっている。信号ホールド回路3は、信号ホールド回路3からの電圧を電流に変換する電圧/電流変換回路4と信号線17により接続されている。比較回路7aの他方は電圧/電流変換回路4と接続され、比較回路7bの他方は信号線21により基準電圧回路8と接続されている。電源回路9にはプラント機器10を制御するための電流である制御信号を伝送する信号線18が接続され、この制御信号はプラント機器10と電圧/電流変換回路4とを接続する信号線
30によりフィードバックされる。
図2は、図1に示すアナログ出力装置の出力回路部分をモジュール化し、プラント側機器と接続した例を示す斜視図である。
アナログ出力装置24は、制御回路モジュール25と電源モジュール26および出力回路モジュール27で構成されている。アナログ出力装置24間及び上位制御装置は、通信ライン22で接続されており、アナログ出力装置24と上位制御装置との間でデータの授受を行うようになっている。出力回路モジュール27は、プラント機器10への出力1点毎に制御回路モジュール25とのディジタルインタフェース部分で絶縁分離されており、コネクタにより着脱可能な構造となっている。このため、1点毎の診断と保守ができ、プラント規模に応じて実装点数の増減に対応できるようになっている。
このように構成されたアナログ出力装置は、次のように動作する。制御回路1からの設定データは信号線28を介して絶縁回路12に伝送され、絶縁回路12から信号線14を介してD/A変換器2に伝送され、D/A変換器2でアナログ信号に変換される。変換されたアナログ信号は、信号ホールド回路3に入力され、信号ホールド回路3の電圧は信号線17により電圧/電流変換回路4に伝送されて、電圧/電流変換回路4により電流に変換される。
一方、プラント機器を制御する制御信号は、信号線30を介して電圧/電流変換回路4にフィードバックされて電圧に変換され、電圧/電流変換回路4は、プラント機器10からのフィードバック信号と信号線17に入力されるアナログ信号が一致するよう動作する。このフィードバック信号は、信号線19を介して比較回路7aに入力される。一方、D/A変換器2の出力信号は信号線29を介して比較回路7aに入力される。比較回路7aの比較結果は、信号線28を介して制御回路1に入力される。
制御回路1は、通信ライン22を介して上位制御装置と通信制御を行い、上位制御装置は、診断サイクルと出力更新サイクルからなる出力回路11の制御を行う。診断サイクルにおいては、信号線13のホールド信号により信号ホールド回路3のスイッチ回路5をオフにし、プラント機器10への出力信号を保持した状態とする。この状態で比較回路7aおよび比較回路7bへ出力するD/A変換器2の出力信号を変化させ、基準電圧回路8から出力される基準電圧とD/A変換器2の出力信号,フィードバック信号との比較診断を行う。出力更新サイクルにおいては制御回路1から出力更新用設定データをD/A変換器2に設定後、信号ホールド回路3のスイッチ回路5をオンすることにより新規アナログ出力信号を電源回路9側に出力し、電源回路9の出力の制御を行う。
このように、A/D変換器の機能は、信号出力用のD/A変換器と比較回路で代用でき、安価となる。又、D/A変換器の出力部に信号ホールド回路を設けているので、信号ホールド回路によりD/A変換器とプラント側を切り離し、診断サイクルにおいてプラント側への出力信号を保持することができる。このようにプラント側への出力信号を保持しているので、プラント側には診断サイクルで保持した出力信号で電源回路9の出力制御を行うことができる。
図3は、図1に示すアナログ出力装置の診断サイクルと出力更新サイクルにおける内部信号のタイミングを示す図である。
アナログ出力の1点単位で診断サイクル,出力更新サイクルを繰り返し、出力回路が正常であることを確認後に出力の更新を行う。診断サイクルにおいては、信号線13のホールド信号をハイレベルに設定して信号ホールド回路3内のスイッチ回路5をオフ状態にし、プラント側への出力信号を保持する。
診断サイクルの第1ステップでは、D/A変換器2の設定データとして、基準電圧回路8からの基準電圧±αに相当するデータを設定する。D/A変換器2が正常時には、基準電圧−αに相当するデータAを設定すると比較回路7bの出力信号はロウレベルとなり、基準電圧+αに相当するデータBを設定すると比較回路7bの出力信号はハイレベルとなる。そのため、D/A変換器2の設定データとD/A変換器の出力信号を比較することにより、D/A変換器2の健全性を確認することができる。
診断サイクルの第2ステップでは、D/A変換器2の設定データとして初期値Cを現在出力中のデータ−nで設定し、C+1=D,D+1=Fというように初期値に対して+1ずつ設定データを順次増加させ、比較回路7aの出力信号がロウレベルからハイレベルに変化する点を検知する。比較回路7aの出力信号が変化した時に設定しているデータHがフィードバック信号に相当するディジタルデータである。
このように、出力を保持した状態においてD/A変換器の出力を変化させながら、D/A変換器の出力とプラント側出力信号のフィードバック信号を比較していくと一致点を検出することができ、一致点を検出した時にD/A変換器に設定したデータがフィードバック信号に対応するディジタルデータであり、D/A変換器と同じ分解能を有するA/D変換器の機能を実現することができる。プラント側への出力用として設定したディジタル値は既知であり、これに対してフィードバック信号から検出したディジタル値を制御回路において誤差判定すると、出力信号のフィードバック診断ができる。又、比較回路から出力される状態信号はフィードバック信号の比較結果とD/A変換器の診断結果であり、2ビットのディジタル信号となる。また、D/A変換器や信号ホールド回路の制御信号を含めると1出力回路当り数本のディジタル信号で制御回路側との接続が可能となり、ディジタル信号部分での信号絶縁やデータ処理が容易になる。また、精度に影響を与え、実装スペースが大きいA/D変換器等のアナログ素子数を使用しなくてもよく、ディジタルインタフェースのアナログ出力回路モジュールがコンパクトに構成できる。
このようにして診断サイクルで、出力回路が正常であることが確認されると、出力更新サイクルに移行する。出力更新サイクルでは、D/A変換器2の設定データを新規出力データに更新し、更新後に、信号線13のホールド信号をロウレベルとすることにより信号ホールド回路3内のスイッチ回路5をオン状態とし、更新後の新規出力データをプラント機器10に出力する。
図4は、図3で説明した診断サイクルの処理手順で、アナログ出力装置の制御回路内部で行う診断処理手順を示す流れ図である。第1ステップS10では、D/A変換器2の健全性の確認を行い、第2ステップS20ではフィードバック診断を行う。
第1ステップS10では、処理S101において、D/A変換器2の設定データとして(基準電圧−α)のデータを設定後、比較回路7bの出力判定S102を実施し、期待値との相違を判定する。次に、処理S103では、D/A変換器2の設定データとして(基準電圧+α)のデータを設定後、比較回路7bの出力判定S104を実施し、期待値との相違を判定する。これらの期待値との相違を判定して、D/A変換器2が正常動作するか否か健全性を判定する。
第2ステップS20では、処理S201において、まず比較データの初期値として現出力データ−nを設定し、処理S202において比較データを書き込む、処理S203では比較回路7aの出力が1か否かを判別する。比較回路7aの出力が1でなければ、処理
S204において、初期値を1減算した数値を算出して処理S201に戻る。以下、処理S201から処理S203を繰り返し、フィードバック信号と比較するためにD/A変換器2に設定する比較データを変化させて、D/A変換器2の出力が1となればフィードバック信号であると判定する。比較回路7aの出力により、処理S205においてフィードバックデータを決定し、処理S206においてフィードバックデータと現出力データの誤差判定を行い、処理S207で誤差許容範囲であれば処理を終了する。ここで、第1ステップ,第2ステップともに判定結果が異常の場合には、処理S30によりエラー報告等の異常処理を行う。
以上説明したように、本実施例によれば、A/D変換器を使用しなくてもコンパクトな回路構成でアナログ出力信号のフィードバック診断ができる。又、診断分解能は、アナログ出力回路に使用しているD/A変換器と同等の性能を満足できる。また出力回路をディジタル信号部分で絶縁分離することにより、出力1点単位のモジュール化構成が容易となり、1点単位の診断と保守やプラント規模に応じた実装効率の向上を図ることが可能となる。
図5は、図1に示すアナログ出力装置を二重化構成にした例を示す構成図である。この例では、1つのプラント機器10について、常用系の出力回路11と待機系の出力回路
11を設けている。2つの出力回路11は、互いに絶縁されており、一方を常用系として使用し、他方を待機系として使用する。
常用系の電源回路9とプラント機器10とは電線18aで、待機系の電源回路9とプラント機器10とは電線18bで接続され、常用系の電圧/電流変換回路4とプラント機器10とは信号線30aで、待機系の電圧/電流変換回路4とプラント機器10とは信号線30aで接続されている。
待機系の電源回路9の出力は、信号線の電源出力制御信号により電源断に設定されており、上述したように、診断回路の動作で、常用系の出力回路11の異常が検出された場合は、出力系を常用系から待機系に切り換えることにより高信頼なアナログ出力回路を実現することが可能となる。
本発明の一実施例であるアナログ出力装置の回路構成図である。 図1に示すアナログ出力装置の出力回路部分をモジュール化したプラント側機器と接続し、プラント側機器と接続した例を示す斜視図である。 図1に示すアナログ出力装置の診断サイクルと出力更新サイクルにおける内部信号のタイミングを示す図である。 図3で説明した診断サイクルの処理手順で、アナログ出力装置の制御回路内部で行う診断処理手順を示す流れ図である。 図1に示すアナログ出力装置を二重化構成にした例を示す構成図である。
符号の説明
1…制御回路、2…D/A変換器、3…信号ホールド回路、4…電圧/電流変換回路、5…スイッチ回路、6…コンデンサ、7a,7b…比較回路、8…基準電圧回路、9…電源回路、10…プラント機器、11…出力回路、12…絶縁回路、13,14,15,
16,17,18,19,20,21,23…信号線、22…通信ライン、24…アナログ出力装置、25…制御回路モジュール、26…電源モジュール、27…出力回路モジュール。

Claims (5)

  1. 制御回路と、該制御回路に接続された出力回路及び電源回路と、該電源回路に接続されたプラント機器とを有し、前記出力回路が、前記制御回路から設定されるディジタル信号をアナログ信号に変換するD/A変換器と、該D/A変換器の出力側に接続され前記制御回路の信号により開閉制御されるスイッチ回路とコンデンサで構成した信号ホールド回路と、該信号ホールド回路の電圧を電流に変換する電圧/電流変換回路と、前記電圧/電流変換回路の電流フィードバック点から取り出した電圧信号とD/A変換器の出力を入力する第1の比較器とを備えたアナログ出力装置。
  2. 前記D/A変換器の出力と基準電圧回路からの基準電圧を入力する第2の比較器とを備えた請求項1に記載のアナログ出力装置。
  3. 診断サイクルにおいては制御回路から信号ホールド回路のスイッチをオフし、外部出力信号を保持した状態で、制御回路からのディジタル信号により電源回路を制御してプラント機器に供給される電力をフィードバックし、制御回路電圧/電流変換回路の電流フィードバック点から取り出した電圧信号とD/A変換器の出力を第1の比較回路に入力し、該第1の比較回路へ入力する前記D/A変換器の出力を変化させて前記D/A変換器の出力がフィードバック電圧に等しくなる点を前記第1の比較回路の信号変化から検知してフィードバック電圧のディジタル値を決定し、出力更新サイクルにおいては制御回路からの更新データをD/A変換器に設定後、信号ホールド回路のスイッチをオンさせて外部への出力信号更新を行うアナログ出力装置の診断方法。
  4. 基準電圧回路の基準電圧と前記D/A変換器の出力を基準電圧から一定値低い設定値と基準電圧から一定値高い設定値に切り換えて第2の比較回路に入力し、該第2の比較回路の出力変化により前記D/A変換器の健全性を判別する請求項3に記載のアナログ出力装置の診断方法。
  5. 前記制御回路からのディジタル信号を入力する出力回路の絶縁回路により前記D/A変換器,電圧/電流変換回路、前記第1の比較回路もしくは第2の比較回路を含むアナログ回路を前記制御回路から絶縁分離すると共に、前記出力回路をディジタルインタフェースのモジュール構成とし、1出力回路単位で着脱可能としたアナログ出力装置。
JP2003411162A 2003-12-10 2003-12-10 アナログ出力装置およびその診断方法 Expired - Fee Related JP4276930B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003411162A JP4276930B2 (ja) 2003-12-10 2003-12-10 アナログ出力装置およびその診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411162A JP4276930B2 (ja) 2003-12-10 2003-12-10 アナログ出力装置およびその診断方法

Publications (2)

Publication Number Publication Date
JP2005173848A true JP2005173848A (ja) 2005-06-30
JP4276930B2 JP4276930B2 (ja) 2009-06-10

Family

ID=34731982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411162A Expired - Fee Related JP4276930B2 (ja) 2003-12-10 2003-12-10 アナログ出力装置およびその診断方法

Country Status (1)

Country Link
JP (1) JP4276930B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123062A (ja) * 2009-12-10 2011-06-23 Advantest Corp 信号発生装置および試験装置
JP2011125005A (ja) * 2009-12-08 2011-06-23 Advantest Corp 信号発生装置および試験装置
JP6005322B1 (ja) * 2015-04-20 2016-10-12 三菱電機株式会社 プログラマブルロジックコントローラシステム及び演算ユニット

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110376931B (zh) * 2018-04-13 2021-05-07 沈阳中科博微科技股份有限公司 一种高诊断覆盖率的功能安全电流输出模块

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011125005A (ja) * 2009-12-08 2011-06-23 Advantest Corp 信号発生装置および試験装置
JP2011123062A (ja) * 2009-12-10 2011-06-23 Advantest Corp 信号発生装置および試験装置
JP6005322B1 (ja) * 2015-04-20 2016-10-12 三菱電機株式会社 プログラマブルロジックコントローラシステム及び演算ユニット
WO2016170570A1 (ja) * 2015-04-20 2016-10-27 三菱電機株式会社 プログラマブルロジックコントローラシステム及び演算ユニット
KR20160135162A (ko) 2015-04-20 2016-11-25 미쓰비시덴키 가부시키가이샤 프로그래머블 로직 컨트롤러 시스템 및 연산 유닛
KR101701691B1 (ko) 2015-04-20 2017-02-01 미쓰비시덴키 가부시키가이샤 프로그래머블 로직 컨트롤러 시스템 및 연산 유닛
TWI595336B (zh) * 2015-04-20 2017-08-11 三菱電機股份有限公司 可程式邏輯控制器系統及演算單元

Also Published As

Publication number Publication date
JP4276930B2 (ja) 2009-06-10

Similar Documents

Publication Publication Date Title
US20050265269A1 (en) Signal transmission apparatus
JP5331656B2 (ja) 電源装置
CN110780111A (zh) 一种电流型模拟量输出模块及其控制方法
US20120235480A1 (en) Uninterrupted power supply system and uninterrupted power supply device
JP4276930B2 (ja) アナログ出力装置およびその診断方法
JP2006223036A (ja) 電力変換制御システム
CN110962663A (zh) 直流充电桩功率分配一进四出开关模块装置及控制方法
US10962621B2 (en) Communication circuit, communication system, and self-diagnosis method of communication circuit
JP2008187850A (ja) 二重化電源装置
KR20140050222A (ko) 레귤레이터의 출력전압 및 아날로그-디지털 컨버터 모니터링 장치
JP4575446B2 (ja) アナログ入力装置
CN211918407U (zh) 直流充电桩功率分配一进四出开关模块装置
US20140184178A1 (en) Apparatus for and method of controlling power supply system
KR101798757B1 (ko) Hvdc 시스템에서의 동기화 장치 및 그 방법
JP5099446B2 (ja) デジタル・アナログ変換モジュール
KR101062286B1 (ko) 모니터링 장치
JP4460213B2 (ja) デジタルトリミングシステム
JP2001134887A (ja) 測定装置
JP4158107B2 (ja) アナログ入力データ伝送装置
JP2017173071A (ja) セル電圧計測装置
JP2013196383A (ja) ゲート制御装置、クロック信号供給装置、ゲート制御方法、クロック信号供給方法及びプログラム
TWM540284U (zh) 電源供應器測試裝置
KR100540451B1 (ko) 아날로그 백업 디지털 여자시스템
JP2006211226A (ja) 断線/故障検出装置
KR200390391Y1 (ko) 정밀 기계 신호 제어를 위한 신호 변환 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060301

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Ref document number: 4276930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees