JPH07134601A - 2重系のバスコントロ−ル方法 - Google Patents
2重系のバスコントロ−ル方法Info
- Publication number
- JPH07134601A JPH07134601A JP30324893A JP30324893A JPH07134601A JP H07134601 A JPH07134601 A JP H07134601A JP 30324893 A JP30324893 A JP 30324893A JP 30324893 A JP30324893 A JP 30324893A JP H07134601 A JPH07134601 A JP H07134601A
- Authority
- JP
- Japan
- Prior art keywords
- function
- stack
- control
- cpu
- flag register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
制御機能の高速運転を可能にした操作性の良い2重系の
バスコントロ−ル方法を提供する。 【構成】 制御システムの共通機能ユニット2に2式の
制御機能ユニット1A,1Bのうちの稼働ユニットを指
定するフラグレジスタ機能22aを設け,フラグレジス
タ機能22aの内容によって指定された稼働制御機能ユ
ニットが稼働フロ−における所定条件ごとに出力する自
己正常信号が共通機能ユニット2に所定時間以上到達し
ない場合にこの稼働制御機能ユニットが異常であると判
定してフラグレジスタ機能22aを反転させるようにし
た。
Description
ロ−ラ等の汎用制御装置を使用した制御システムに係
り,特に,制御の信頼性を必要とする場合に適切な待機
2重系の制御システムにおける簡易なバスコントロ−ル
方法に関するものである。
造設備等の産業用システム,または,上下水道処理施設
等の公共用システム等の制御には,その制御システムに
コンピュ−タを主体要素にしたプログラマブルコントロ
−ラがしばしば使用される。上述のような制御において
は,主体要素であるプログラマブルコントロ−ラが故障
すると,例えば,何らかの原因で過電流遮断器がトリッ
プしたり電源装置が故障したり,または,プログラマブ
ルコントロ−ラを構成するいずれかのプリント板が故障
すると,それが軽度の故障であっても,システム全体の
機能が停止してしまうという問題があった。システム全
体の機能が停止すると,例えば,鋳造設備では溶解鉄が
流れ出したり,下水道処理施設では汚泥がタンクから氾
濫して流れ出すという問題や,化学プラントが化学反応
の中間で停止して多額の損害を被るというような問題も
発生する。その対策として,近時,信頼性を重視する制
御システムにおいては,2式の同一構成の制御ユニット
を用意し,常時はそのうちの1式を稼働させて他の1式
を待機させる待機2重系を構成した,いわゆる待機2重
化運転が実行される場合がある。待機2重化運転を実行
する待機2重系の制御システムには,例えば図5に示す
ような構成がある。
トロ−ラ31Aと31Bそれぞれの,I/Oバス31
a,31bは,この制御システムの制御用アクチェ−タ
やセンサ−類に接続する各種ケ−ブル33が接続するI
/Oモジュ−ル34にバスコントロ−ラ35を介して接
続されている。バスコントロ−ラ35は,内部に設けた
制御回路40によって制御される。このバスコントロ−
ラ35内部には,上述したI/Oバス31a,31bの
うちのアドレスバスが接続するアドレスマルチプレクサ
41およびデ−タバスが接続するデ−タマルチプレクサ
42が設けられ,アドレスマルチプレクサ41およびデ
−タバスマルチプレクサ42がI/0モジュ−ル34に
接続している。また,バスコントロ−ラ35には,コマ
ンド制御回路43と,シエ−クハンドレジスタ44が設
けられている。上述したコマンド制御回路43は,2式
のプログラマブルコントロ−ラ31Aと31Bそれぞれ
から出力されるコマンドの論理積をI/0モジュ−ル3
4に出力している。また,シエ−クハンドレジスタ44
は,2式のプログラマブルコントロ−ラ31Aと31B
のうちの稼働中のプログラマブルコントロ−ラが実行中
のデ−タを一時記録して他の待機中のプログラマブルコ
ントロ−ラに伝送する機能を備えている。即ち,上述の
機能構成において,2式のプログラマブルコントロ−ラ
31Aと31Bはそれぞれ同一の構成であって,同一の
プログラムが格納されている。
の第1のプログラマブルコントロ−ラ31Aが稼働して
いると,制御回路40の働きで,アドレスマルチプレク
サ41,デ−タマルチプレクサ42,コマンド制御回路
43はそれぞれ,I/0モジュ−ル34が第1のプログ
ラマブルコントロ−ラ31Aに接続するように機能して
いる。また,第1のプログラマブルコントロ−ラ31A
は実行中のデ−タ等所定の情報をシエ−クハンドレジス
タ44に書き込み,待機中の第2のプログラマブルコン
トロ−ラ31Bはシエ−クハンドレジスタ44に書き込
まれた情報を読み取って所定のデ−タ類を内部の記録機
能に記録し,また,第1のプログラマブルコントロ−ラ
31Aの故障検知を行っている。上述の稼働中に第1の
プログラマブルコントロ−ラ31Aが異常状態になる
と,故障を検知した制御回路40は,アドレスマルチプ
レクサ41,デ−タマルチプレクサ42,コマンド制御
回路43をそれぞれ,I/0モジュ−ル34が第2のプ
ログラマブルコントロ−ラ31Bに接続するように機能
する。また,第1のプログラマブルコントロ−ラ31A
が異常状態になったのを検知した第2のプログラマブル
コントロ−ラ31Bは内部に記録したデ−タを使用して
この制御システムの制御を中断することなく実行する。
また,第2のプログラマブルコントロ−ラ31Bは実行
中のデ−タ等所定の情報をシエ−クハンドレジスタ44
に書き込む。
うな待機2重系の構成による運転機能であると,切り替
え動作を実行する制御回路40や,シエ−クハンドレジ
スタ44は相互に各プログラマブルコントロ−ラの正常
か異常かを表示するフラグや必要容量のデ−タを記録す
る記録容量が必要である。また,稼働中のプログラマブ
ルコントロ−ラの制御機能は,その運転サイクル中に,
外部のI/O機能と同等条件のシエ−クハンドレジスタ
44の所定番地に所定のデ−タ類の書き込み処理が必要
であり,従って,その制御と処理およびデ−タ伝送等の
時間が必要である。そのために,バスコントロ−ラ35
の機能が複雑になるとともに,上述のデ−タ書き込み処
理を高速に実行するようにした場合,ノイズによってデ
−タが変質する恐れもあった。そのために,プログラマ
ブルコントロ−ラの動作1サイクルの時間を短縮する妨
げになっていた。また,稼働中のプログラマブルコント
ロ−ラとシエ−クハンドレジスタとの間のデ−タ伝送機
能のために,制御システムの設計条件が限定されるとい
う問題点もあった。また,交換したプログラマブルコン
トロ−ラを点検するため等の場合に,稼働プログラマブ
ルコントロ−ラを簡単に切り替えることができなかっ
た。本発明は上記従来のものの課題(問題点)を解決
し,単純な構成でプログラマブルコントロ−ラ等制御機
能の高速運転を可能にした操作性の良い2重系のバスコ
ントロ−ル方法を提供することを目的とする。
に本発明に基づく2重系のバスコントロ−ル方法におい
ては,2式の同一構成の制御機能ユニットを待機2重系
に構成する制御システムにおけるバスコントロ−ル方法
において,この制御システムの共通機能ユニットに2式
の制御機能ユニットのうちの稼働ユニットを指定するフ
ラグレジスタ機能を設け,フラグレジスタ機能の内容に
よって指定された稼働制御機能ユニットが稼働フロ−に
おける所定条件ごとに出力する自己正常信号が共通機能
ユニットに所定時間以上到達しない場合に,この稼働制
御機能ユニットが異常であると判定してフラグレジスタ
機能を反転させるようにした。この場合,上記2重系の
バスコントロ−ル方法において,2式の制御機能ユニッ
トそれぞれに通信機能を備え,稼働制御機能ユニットは
所定のデ−タをこの通信機能によって待機制御機能ユニ
ットに送信し,稼働制御機能ユニットが交代した場合
に,交代制御機能ユニットはこの受信デ−タを使用して
制御を続行するようにしても良い。また,上述したフラ
グレジスタ機能はスイッチ機能によって手動的に反転可
能にすることもできる。さらに,正常信号出力後にフラ
グレジスタ機能の内容判定をするようにしても良い。
ようにしたので,稼働制御機能ユニットの異常発生によ
ってフラグレジスタ機能が速やかに反転する。また,フ
ラグレジスタ機能によって所定の制御機能ユニット,ま
たは正常な制御機能ユニットを稼働させることができ
る。また,稼働中の制御機能ユニットのデ−タ類は通信
機能によって待機中の制御機能ユニットに伝送されるの
で,伝送時間が制御機能ユニットの稼働に影響をおよぼ
さない。通信機能はこのシステムの条件に対応して適切
に設定できるので,その機能性能選択の自由度が高い。
さらに,フラグレジスタ機能をスイッチ機能によって手
動的に反転可能にした場合は,必要な場合に容易に稼働
制御機能ユニットを切り替えることができる。さらに,
正常信号出力後にフラグレジスタ機能の内容判定をする
ようにすると,スイッチ操作等によってフラグレジスタ
機能を反転する等の場合にも,制御システムが誤動作す
ることなく稼働ユニットの切り替えが確実に実行でき
る。
法の実施例を図を参照して説明する。図1,図2に,本
発明を適用した制御システム用制御装置の構成例を示す
もので,図1は制御装置の機能構成を,図2は総合的構
成である。図1,図2において,10は本発明を適用す
る施設の制御装置であって,制御装置10は,2式の同
一構成の制御機能ユニットである,第1の制御機能ユニ
ット,例えばプログラマブルコントロ−ラ(以降CPU
スタックと略称する)1Aと,第2の制御機能ユニッ
ト,例えばプログラマブルコントロ−ラ(以降CPUス
タックと略称する)1B,および,この制御装置10
と,その制御対象である施設に設けられる周辺機器やア
クチェ−タ,センサ−類とのインタフェ−ス機能とこの
制御システムの管理機能等を備えた,この制御装置の共
通機能ユニットである入出力接続機能(以降I/Oスタ
ックと略称する)2等によって構成されている。I/O
スタック2には,この制御装置10の内部に配置される
各要素機能類と,制御装置10の外部に配置される各要
素機能類との間を接続する信号伝送に必要な各種ケ−ブ
ル3,例えば,バスや,その他センサ−,アクチェ−タ
等を接続する信号線類に接続する端子が設けられてい
る。制御装置10には,電源配電線17が電源スイッチ
18,過電流遮断器19を経由した制御装置内電源母線
17aが上述した各スタックに入力している。
スタック1Bは,電源装置11,CPUカ−ド12,通
信カ−ド13,I/Oスタック(共通機能ユニット)接
続カ−ド14,その他必要なカ−ド類によって構成され
ており,前述した電源母線17aが過電流遮断器15を
経由して電源装置11に入力している。上述した各カ−
ドはそれぞれ所定の機能回路を備えたユニットであっ
て,それぞれの機能は,機能サイズ等に対応して,1個
のカ−ド(ユニット)または複数のカ−ド(ユニット)
によって構成されている。電源装置11は電源母線17
aから供給される電圧を,このCPUスタック内の各部
の作動に適した直流電圧に変換する。CPUカ−ド11
は,例えば,マイクロコンピュ−タとメモリ類を搭載
し,メモリにはこの制御装置が実行する所定のプログラ
マブルコントロ−ラとしてのプログラムが記録され,ま
た,処理中のデ−タを記録する機能を備えている。通信
カ−ド13は第1のCPUスタック1Aと第2のCPU
スタック1Bの間で相互に詳細を後述する所定のデ−タ
類を伝送する通信機能を備えていて,(以下通信機能を
通信カ−ドと称す)第1のCPUスタック1Aと第2の
CPUスタック1Bの間を,両者の間の距離等の条件に
対応して,例えば,光ケ−ブルで接続している。I/O
スタック接続カ−ド14はCPUカ−ド12との間をC
PUスタック内のバスと信号線等で接続している。ま
た,I/Oスタック接続カ−ド14はI/Oスタック2
との間を制御装置10内のバスと信号線等で接続してい
る。また,I/Oスタック接続カ−ド14は,この制御
システムの条件に対応して,入力信号,或いは,出力信
号の信号形状をその信号目的と必要条件に対応して,例
えば,ノイズを除去する,または,信号波形を許容処理
時間に適合するように変形する等の機能を備えることも
ある。
−ド22,I/Oカ−ド23,その他必要なカ−ド類に
よって構成されており,上述した電源母線17aが過電
流遮断器25を経由して電源装置21に入力している。
上述した各カ−ドはそれぞれ所定の機能回路を備えたユ
ニットであって,それぞれの機能は,機能サイズ等に対
応して,1個のカ−ド(ユニット)または複数のカ−ド
(ユニット)によって構成されている。電源装置21は
電源母線17aから供給される電圧をこのI/Oスタッ
ク2内の各部の作動に適した直流電圧に変換する。切替
カ−ド22は内部に詳細を後述するフラグレジスタ機能
22aを備え,フラグレジスタ機能22aは,この制御
装置10の図示しない操作盤等に設けたフラグレジスタ
機能操作スイッチ22bにも接続している。また,各C
PUカ−ド1A,1Bに制御装置10内のバスや信号線
等で接続しており,このバスは,フラグレジスタ機能2
2aの内容によって,第1のCPUスタック1A,また
は,第2のCPUスタック1Bへの接続が切り替えられ
る。なお,信号線にはフラグレジスタ機能22aの内容
を伝送する機能も備えている。I/Oカ−ド23には,
制御装置10の外部の各機器類との間を接続するバス等
所定の信号線を含むケ−ブル3が接続している。
の働きを説明する。フラグレジスタ機能22aは,1お
よび0を表示する2ステ−ブルのフリップフロップまた
は相当機能によって構成され,その表示内容によって稼
働するCPUスタックを指定する。例えば,フラグレジ
スタ機能22aと各CPUスタック1A,1Bとの間は
実質的に図4に示すように接続されている。図4におい
て,22cはインバ−タであって,その他の符号は図1
と共通である。即ち,フラグレジスタ機能22aが0の
場合は第2のCPUスタック1Bに1を入力して,第2
のCPUスタック1Bが稼働するように指定する。第1
のCPUスタック1Aには0を入力して,第1のCPU
スタック1Aが待機するように指定する。また,フラグ
レジスタ機能22aの指定内容に従って,各所定のバス
類が指定された第2のCPUスタック1Bに接続され
る。即ち,第2のCPUスタック1Bが稼働を指定され
ると,各所定のバスが第2のCPUスタック1Bに接続
され,第2のCPUスタック1Bが稼働する。従って,
また,フラグレジスタ機能22aが1の場合は第1のC
PUスタック1Aにその稼働を指定し,第2のCPUス
タック1Bには0を入力して,第2のCPUスタック1
Bは待機するように指定する。第1のCPUスタック1
Aが稼働を指定されると,各所定のバスが第1のCPU
スタック1Aに接続され,第1のCPUスタック1Aが
稼働する。
作されて制御装置が立ち上がると,フラグレジスタ機能
22aは初期条件として予め設定された状態になる。即
ち,例えば,フラグレジスタ機能22aは1を出力し
て,第1のCPUスタック1Aを指定し稼働させる。従
って,第1のCPUスタック1AのI/Oスタック接続
カ−ド14は,I/Oスタック2との間に接続されるバ
ス類に伝送される入力信号を取り込むように機能し,I
/Oスタック2に所定の信号類を伝送し,または/およ
び,I/Oスタック2を介してこの制御装置10の外に
伝送する信号を出力するように機能する。
ラムによって,予め設定されたタイミング毎に正常信号
をI/Oスタック2に伝送している。従って,I/Oス
タック2は,2セットのCPUスタックが正常か異常か
を常時,判定している。従って,I/Oスタック2が第
1のCPUスタック1Aと第2のCPUスタック1Bが
いずれも正常であると判定すると,フラグレジスタ機能
22aをそのまま維持し,予め設定された条件に従って
所定の機能を実行する。I/Oスタック2が第1のCP
Uスタック1Aが正常で,第2のCPUスタック1Bが
異常であると判定すると,フラグレジスタ機能22aを
そのまま維持し,予め設定された条件に従って警報を出
力する等,所定の機能を実行する。I/Oスタック2が
稼働していた第1のCPUスタック1Aが異常で,第2
のCPUスタック1Bが正常であると判定すると,フラ
グレジスタ機能22aを反転させて,稼働CPUスタッ
クを第1のCPUスタック1Aから第2のCPUスタッ
ク1Bに切り替えるように機能する。
たCPUスタックをチェックし,または稼働CPUを切
り替える必要が生じると,この制御装置10のオペレ−
タは,フラグレジスタ機能操作スイッチ22bを操作す
る。フラグレジスタ機能操作スイッチ22bが操作され
ると,フラグレジスタ機能22aが反転する。その場
合,必要に応じて,上記スイッチ操作をすぐに行うので
はなく,現在稼働中,または,切り替え先である,第1
のCPUスタック1A,または,第2のCPUスタック
1Bが所定の条件になった場合に反転するようにしても
良い。また,2式のCPUスタックがいずれも異常の場
合にもフラグレジスタ機能操作スイッチ22bを操作し
て任意のCPUスタックを作動させることができる。
スタックとの間でデ−タ類の伝送中であるという条件に
おいては,この伝送が完了するまで,フラグレジスタ機
能22aの反転等,切替カ−ドの作動を保留して,信号
が中断されて正常ではない信号が読み書きされることを
防止する機能を備えている。制御装置10は詳細を後述
するように,所定のタイミングでフラグレジスタ機能2
2aの内容をチェックするので,その制御を中断する恐
れなしにその稼働CPUスタックを切り替える。
1,図2に示した構成例における働きを説明する。図3
には,第1のCPUスタック1A内の働きを示すフロ−
(A),第2のCPUスタック1B内の働きを示すフロ
−(B),I/Oスタック2内の働きを示すフロ−
(C)を分割して記している。第1のCPUスタック1
A内の働きと,第2のCPUスタック1B内の働きは同
一なので,図3による説明には,第1のCPUスタック
1Aが稼働CPUスタックであるフロ−(A)を主体と
して説明する。図1において,制御装置10の電源スイ
ッチ18が操作されると,各CPUスタック内の電源装
置11に装置内電源母線17aから電圧が供給されるの
で,両方のCPUスタック内の各カ−ド,CPUカ−ド
12,通信カ−ド13,I/Oスタック接続カ−ド14
等に所定の電圧が供給されて所定の作動を開始する。ま
た,I/Oスタック2内の電源装置21に装置内電源母
線17aから電圧が供給されるので,I/Oスタック2
内の各カ−ド,切替カ−ド22,I/Oカ−ド23等に
所定の電圧が供給されて所定の作動を開始する。切替カ
−ド22内のフラグレジスタ機能22aは所定の初期条
件,例えば,前述したように1にセットされる。また,
この制御装置10に接続する図示しないこの制御システ
ムに配属される各種機器類に所定の処置が実行され電源
が供給されるので,I/Oスタック2とケ−ブル3で接
続する制御装置10の各外部機能も予め定められた所定
の作動を開始する。
ック1Aが作動を開始すると,CPUカ−ド12に設け
られた図示しないメモリ機能に記録されたプログラムに
従って所定の制御イニシャル処理を行い,制御イニシャ
ル処理が完了すると,自己CPUスタックが正常である
ことを示す所定の正常信号をI/Oスタック2に出力す
る。 正常信号を出力した後I/Oスタック2の切替カ
−ド22から伝送されるフラグレジスタ機能22aの内
容をチェックする。フラグレジスタ機能22aが1であ
って,自己CPUスタックの稼働を示していると,通信
カ−ド13を送信モ−ドにして,I/Oスタック接続カ
−ド14がI/Oスタック2の切替カ−ド22と接続す
るバスによって伝送されるデ−タ信号を取り込み,CP
Uカ−ド12に設けられた図示しないメモリ機能に記録
された制御プログラムに従って所定の一連の処理を行
い,処理結果を,I/Oスタック接続カ−ド14がI/
Oスタック2の切替カ−ド22と接続するバスに出力す
る。また,処理結果の所定のデ−タを通信カ−ド13に
出力する。CPUカ−ド12は上記の処理と出力動作を
実行すると,自己CPUスタックが正常であることを示
す所定の正常信号をI/Oスタック2に所定の信号線に
よって出力する。従って,上述した処理動作が反復実行
される。この一連の動作には,例えば,100ミリ秒が
当てられる。従って,この場合,正常信号は100ミリ
秒毎に出力される。
3に設けられた図示しないラッチ機能にCPUカ−ド1
2から送られたデ−タを一時記録した後,予め設定され
た所定のプロトコルに従って,第2のCPUスタック1
Bの通信カ−ド13に送信する。
2から伝送されるフラグレジスタ機能22aの内容をチ
ェックした結果フラグレジスタ機能22aの内容が0で
あって自己CPUスタックが待機であることを判定する
と,CPUカ−ド12は,上述した制御プログラムを実
行せず,通信カ−ド13を受信モ−ドにして,通信カ−
ド13に設けられた,図示しないラッチ機能に記録され
た受信デ−タを取り込んで図示しないメモリ機能の所定
番地に記録する。即ち,待機を指定された通信カ−ド1
3は所定のプロトコルに従って稼働CPUスタックの通
信カ−ド13から伝送されるデ−タを受信して図示しな
いラッチ機能に記録しておく。CPUカ−ド12は上記
の処理と入力動作を実行すると,自己CPUスタックが
正常であることを示す所定の正常信号をI/Oスタック
2に出力する。従って,上述した処理動作が反復実行さ
れる。反復実行の所要時間は,一連の動作稼働状態にお
ける正常信号の出力ピッチと同一に設定されている。従
って,正常信号は,例えば,100ミリ秒毎に出力され
る。上述のタイムシ−ケンスによって,制御プログラム
実行中にフラグレジスタ機能22aが反転された場合に
も,制御プログラムが中断されることなく安全に稼働ス
タックが切り替えられる。
3の(C)において,前述したように,切替カ−ド22
に設けたフラグレジスタ機能22aを1にセットして第
1のCPUスタック1Aを稼働し,第2のCPUスタッ
ク1Bを待機させる。即ち,I/Oカ−ド23に接続し
ているケ−ブル3の所定の信号線類等各バス類が第1の
CPUスタック1AのI/Oスタック接続カ−ド14に
接続するように機能する。以降は,第1のCPUスタッ
ク1Aおよび第2のCPUスタック1Bから入力する正
常信号を確認し,例えば,第1のCPUスタック1Aか
ら入力する正常信号が100ミリ秒から所定時間待って
も入力しないと切替カ−ド22に設けたフラグレジスタ
機能22aを0にして第1のCPUスタック1Aを待機
させ,第2のCPUスタック1Bを稼働させる。即ち,
また,I/Oカ−ド23に接続しているケ−ブル3の所
定の信号線類等各バス類が第2のCPUスタック1Bの
I/Oスタック接続カ−ド14に接続するように機能す
る。
2bから切り替え信号が入力すると,所定の条件に従っ
て,切替カ−ド22に設けたフラグレジスタ機能22a
を反転し,第1のCPUスタック1Aと第2のCPUス
タック1Bとの稼働を切り替える。
が作動していて,第1のCPUスタック1A自体の電源
入力部に設けた過電流遮断器15がトリップする,電源
装置11が故障する,または,CPUカ−ド12の故障
信号出力機能やI/Oスタック接続カ−ド14等の故障
が発生すると,当然,正常信号は出力されない。また,
CPUカ−ド12のその他の機能や通信カ−ド13等が
故障するとCPUカ−ド12に予め設けた所定のチェッ
ク機能によって正常信号の出力を停止させる。従って,
前述したように,I/Oスタック2のフラグレジスタ機
能22aは反転される。
ための基本手法と構成を示したものであって,種々応用
改変することができる。例えば,図1,図2に示す構成
は,本発明を適用する一実施例であって,上述した技術
思想が実現できればその他の構成システムにも適用でき
る。その場合は図3に示したフロ−例もその回路構成に
対応して変形すればよい。また,各スタック,カ−ド類
の機能を適切に設定しても良い。例えば,I/Oスタッ
ク2のI/Oカ−ド23とCPUスタックのI/Oスタ
ック接続カ−ド14の接続を切り替えるには,上述の実
施例の説明では,I/Oスタック2の切替カ−ド22に
バス類が接続されていて,所定の条件でバスを切り替え
るように説明したが,その切り換え用に切替カ−ド22
に切り替え用のゲ−ト類を設けても,CPUスタックの
I/Oスタック接続カ−ド14に入出力動作(信号遮断
または伝送/受信実行)を行うゲ−ト類を設けるように
しても良い。また,フラグレジスタ機能は,実施例によ
って説明した機能を備えれば,どのような構成でも方法
を使用しても良いことは当然である。また,伝送信号の
処理機能の構成と分担は,I/Oスタック2におけるバ
ス類接続カ−ドの構成を切替カ−ド22以外の別の構成
にする等,その制御装置を構成するシステムの条件等に
対応して,制御装置の構成と機能である各スタック類の
適切な設計思想に基づいて機能するようにすれば良いこ
とは当然である。
次に示すような優れた効果を有する。 簡単な構成で,異常制御機能ユニット(CPUスタッ
ク)と正常制御機能ユニット(CPUスタック)の別を
判定できる。 簡単な構成で,異常制御機能ユニット(CPUスタッ
ク)と正常制御機能ユニット(CPUスタック)の交換
を安全,迅速に実行できる。 待機側制御機能ユニット(CPUスタック)は実行中
の稼働側制御機能ユニット(CPUスタック)のデ−タ
を受信しているので,稼働側制御機能ユニット(CPU
スタック)が異常になると,誤動作することなく待機側
制御機能ユニット(CPUスタック)が速やかに稼働側
としての機能を実行できる。 稼働側制御機能ユニット(CPUスタック)が待機側
制御機能ユニット(CPUスタック)にデ−タを伝送す
るには,通信機能によって実行するので,制御プログラ
ムの実行サイクルに送信時間が影響せず,実行サイクル
の時間が短縮できる。 稼働側制御機能ユニット(CPUスタック)が待機側
制御機能ユニット(CPUスタック)にデ−タを伝送す
るには,通信機能によって実行するので,制御システム
と制御装置の条件に対応して適切なデ−タ通信機能を構
成でき,ノイズ等によるデ−タ変質が防止できる。 正常信号を実行サイクル毎に送信し,正常信号の所定
時間内の不受信をそのユニットの異常と判定するように
すると,迅速,容易にユニットの正常と異常との別を判
定できる。 フラグレジスタ機能操作スイツチ22bを正常信号出
力時に使用するようにし,正常信号出力後にフラグレジ
スタ機能の内容判定をするようにすると,スイッチ操作
等によってフラグレジスタ機能を反転する等の場合に
も,フラグレジスタ機能の内容判定から制御動作実行の
間にフラグレジスタ機能の反転を防止できるので,制御
システムが誤動作することなく稼働ユニットの切り替え
が確実に実行できる。 2式の制御機能ユニット(CPUスタック)の両者が
異常であっても,スイッチ操作によって作動される制御
機能ユニット(CPUスタック)の切り替えを実行でき
るようにした場合は,異常内容の点検を実行できる。
を適用する制御システムにおける制御装置の機能構成例
を示す概要ブロック図である。
を適用する制御システムにおける制御装置の全体構成例
を示す概要ブロック図である。
に基づく動作フロ−例を示す概略フロ−図である。
る接続図である。
する概要ブロック図である。
続カ−ド) 22:切替カ−ド 22a:フラグレジスタ機能 22b:フラグレジスタ機能操作スイッチ(スイッチ機
能) 22c:インバ−タ 23:I/Oカ−ド
Claims (4)
- 【請求項1】 2式の同一構成の制御機能ユニットを待
機2重系に構成する制御システムにおけるバスコントロ
−ル方法において,当該制御システムの共通機能ユニッ
トに上記2式の制御機能ユニットのうちの稼働制御機能
ユニットを指定するフラグレジスタ機能を設け,このフ
ラグレジスタ機能の内容による指定を判定し,バスが接
続されて稼働する稼働制御機能ユニットが稼働フロ−に
おける所定条件ごとに出力する自己正常信号が共通機能
ユニットに所定時間以上到達しない場合に,該稼働制御
機能ユニットが異常であると判定して上記フラグレジス
タ機能を反転させ,稼働制御機能ユニットを交代してバ
スの接続を変換するようにしたことを特徴とする2重系
のバスコントロ−ル方法。 - 【請求項2】 請求項1記載の2重系のバスコントロ−
ル方法において,2式の制御機能ユニットそれぞれに通
信機能を備え,稼働制御機能ユニットは所定のデ−タを
該通信機能によって待機制御機能ユニットに送信し,稼
働制御機能ユニットが交代した場合に,交代した新稼働
制御機能ユニットは該受信デ−タを使用して制御を続行
するようにした2重系のバスコントロ−ル方法。 - 【請求項3】 請求項1記載のフラグレジスタ機能はス
イッチ機能によって手動的に反転可能にした2重系のバ
スコントロ−ル方法。 - 【請求項4】 請求項1記載の制御機能ユニットにおけ
る正常信号出力タイミングと,フラグレジスタ機能の内
容判定タイミングは,正常信号出力後にフラグレジスタ
機能の内容判定をするようにした2重系のバスコントロ
−ル方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5303248A JP2993337B2 (ja) | 1993-11-10 | 1993-11-10 | 2重系のバスコントロ−ル方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5303248A JP2993337B2 (ja) | 1993-11-10 | 1993-11-10 | 2重系のバスコントロ−ル方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07134601A true JPH07134601A (ja) | 1995-05-23 |
JP2993337B2 JP2993337B2 (ja) | 1999-12-20 |
Family
ID=17918667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5303248A Expired - Fee Related JP2993337B2 (ja) | 1993-11-10 | 1993-11-10 | 2重系のバスコントロ−ル方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2993337B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001236120A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | マスターレス方式制御システム |
JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
JP2011193071A (ja) * | 2010-03-12 | 2011-09-29 | Fuji Electric Co Ltd | アナログ入力二重化装置およびアナログ入力二重化方法 |
CN103728909A (zh) * | 2014-01-22 | 2014-04-16 | 哈尔滨工业大学 | 面向高速贴片机的双总线控制模式的多io控制装置 |
JP2019028875A (ja) * | 2017-08-02 | 2019-02-21 | 東芝三菱電機産業システム株式会社 | 制御装置 |
US10845788B2 (en) | 2016-02-03 | 2020-11-24 | Mitsubishi Electric Corporatioon | Control system and control unit |
-
1993
- 1993-11-10 JP JP5303248A patent/JP2993337B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135027A (ja) * | 1996-12-13 | 2008-06-12 | Emerson Process Management Power & Water Solutions Inc | 完全リダンダントの、ワークステーションに基づく分散処理制御システムにおけるドロップ |
JP2001236120A (ja) * | 2000-02-22 | 2001-08-31 | Hitachi Ltd | マスターレス方式制御システム |
JP2011193071A (ja) * | 2010-03-12 | 2011-09-29 | Fuji Electric Co Ltd | アナログ入力二重化装置およびアナログ入力二重化方法 |
CN103728909A (zh) * | 2014-01-22 | 2014-04-16 | 哈尔滨工业大学 | 面向高速贴片机的双总线控制模式的多io控制装置 |
US10845788B2 (en) | 2016-02-03 | 2020-11-24 | Mitsubishi Electric Corporatioon | Control system and control unit |
JP2019028875A (ja) * | 2017-08-02 | 2019-02-21 | 東芝三菱電機産業システム株式会社 | 制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2993337B2 (ja) | 1999-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
JP2993337B2 (ja) | 2重系のバスコントロ−ル方法 | |
JPH06149718A (ja) | 入出力装置の切り替え方式 | |
KR20020064041A (ko) | 삼중화 제어장치의 직렬통신을 이용한 출력장치와 그제어방법 | |
KR100378593B1 (ko) | 이중 스위치 보드 및 이중화 방법 | |
KR200275119Y1 (ko) | 이중회선을 이용한 이서넷 | |
JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
JPH05307491A (ja) | 多重化処理装置の切替方法および装置 | |
GB2146810A (en) | Achieving redundancy in a distributed process control system | |
CN114936131A (zh) | 一种自监控对控制器 | |
KR100318925B1 (ko) | 교환기의 피-버스 채널 선택장치 | |
KR970004888B1 (ko) | 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법 | |
JPH04158457A (ja) | 二重化システム | |
JPH02231603A (ja) | 2重化切換方式 | |
JP3107182B2 (ja) | 二重化記憶装置 | |
CN117008462A (zh) | 一种冗余控制器 | |
KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 | |
JPH0272410A (ja) | プログラマブルコントローラ | |
JPH05342076A (ja) | 二重書構成のファイル装置 | |
KR19990055661A (ko) | 듀얼포트램을 이용한 시스템 제어장치 및 방법 | |
JPH01209564A (ja) | 情報処理装置 | |
JPS61189097A (ja) | 二重化制御装置 | |
JPH04179335A (ja) | データ伝送システム | |
JPH02186459A (ja) | ファイル・サブシステム | |
JPH0469759A (ja) | 装置選択信号のバイパス制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20081022 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20091022 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121022 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20121022 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20131022 |
|
LAPS | Cancellation because of no payment of annual fees |