JPH0469759A - 装置選択信号のバイパス制御方式 - Google Patents

装置選択信号のバイパス制御方式

Info

Publication number
JPH0469759A
JPH0469759A JP18217390A JP18217390A JPH0469759A JP H0469759 A JPH0469759 A JP H0469759A JP 18217390 A JP18217390 A JP 18217390A JP 18217390 A JP18217390 A JP 18217390A JP H0469759 A JPH0469759 A JP H0469759A
Authority
JP
Japan
Prior art keywords
circuit
control
signal
bypass
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18217390A
Other languages
English (en)
Inventor
Shoichi Murano
村野 正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18217390A priority Critical patent/JPH0469759A/ja
Publication of JPH0469759A publication Critical patent/JPH0469759A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術(第3図、第4図) 発明が解決しようとする課題 課題を解決するための手段(第1図) 作用 実施例(第2図) 発明の効果 〔概要〕 装置選択信号のバイパス制御方式に関し、イモヅル式に
接続されたI/O制御装置の1つで、クロック異常が発
生して制御回路の動作が停止した場合でも、クロック異
常のあった装置以降に接続されたI/O制御装置には、
その影響を及ばさないようにすることを目11勺とし、
イモヅル式接続のインターフェイスに接続され、」−位
装置からの装置選択信号のバイパス路を切り換えるバイ
パス回路と、該バイパス回路の制御、及び装置i!択倍
信号対する判定処理等を行う制御回路とを備え、受信し
た装置選択信号が、自装置に対する選択信号でない場合
には、該装置選択信号を次段の!/、0制御装置へ送出
するT/O制御装置において、当該T/O制御装置内の
クロック異常を検出して、上記バイパス回路の制御を行
うクロック異常検出回路を設け、クロック異常が検出さ
れた際、バイパス回路のバイパス路を形成して、上位装
置からの装置選択信号をバイパスさせるように構成する
〔産業上の利用分野〕
本発明は装置選択信号のバイパス制御方式に関し、更に
詳しくいえば、大型計算機システム等におレノるT/O
制御装置内において、上位装置から構成される装置選択
信号(SLO信号等)をバイパス制御する際に用いられ
、特に、クロック異常の場合に、他の装置への影響を防
止した装置選択信号のバイパス制御方式に関する。
〔従来の技術〕
第3図は、従来例のシステム構成図、第4図は、従来の
T/O制御装置の詳細図である。
図中、IはCPU、2は、チャネル、3はチャネルイン
ターフェイスケーブル、4−1.4−2はl/O(入出
力)制御装置、5はコネクタ、6はバイパス回路、7は
制御回路、イは5LO(セレクI・アウト)信号(装置
選択信号)、口は伝搬S LO倍信号ハはS L O以
夕(のチャネルインターフェイス信号、8はりr:lツ
ク回路、9はドライバ、/Oはレシーバ、RI2はり+
/−1DVはりレードライハ、rlはリレーRLの接点
を示す。
従来、大型計算機システム等においては、多数のl/O
(入出力)制御装置を、イモヅル式接続のインターフェ
イスに接続して使用することが行われていた。
例えば、第3図に示したように、チャネルインターフェ
イスケーブル3及びコネクタ5を介して多数のT/O制
御装置4−1.4−2−をイモヅル式に接続する。この
ようにイモヅル式接続された各I/O制御装W4−1.
4−2−内には、バイパス回路6、制御回路7等が設り
てあり、チャネルインターフェイスのs+−0(セレク
トアウト)信号(上位装置からの装置選択信号)をバイ
パス制御している。
上位装置であるチャネル2から構成される装置選択信号
であるS L O信号は、インターフェイスケーブル3
、コネクタ5を介してT/O制御装置4−1に入力する
。このSLO信号イは、バイパス回路6に入力した後、
制御回路7へ送られる。
制御回路7では、送られてきたS L O信号が自装置
宛の信号であるか否かの判定を行う。
その結果、自装置宛の信号であれば、制御回路7によっ
て自装置を起動させると共に、バイパス回路6を制御し
て、伝搬SL○信号口が出力されないようにする。これ
により次のT/O制御装置へはS L O信号が伝搬せ
ず、動作しない。
しかし、上記判定の結果、自装置宛の信号でなりれば、
制御部7の制御でバイパス路を形成し、バイパス回路6
に入力したs r、 o信号をバイパスさせ、伝搬SL
O信号口を次の■/O1IIII御装置42へ伝搬さ一
已る。なお、S L O信号以外の信号ハば、バイパス
回路6を通ることなく制御部7へ送られて処理される。
T/O制御装置4−2では、上記T/O制御装置4−1
と同様な処理を行い、自装置宛のs r−。
信号であれば自装置を起動し、自装置宛の信号でなけれ
ば、更に次のT/O制御装置へSLO信号を伝搬させて
いく。
1記のT/O制御装置を、第4図に基づいて更に詳細に
説明する。
バイパス回路6内には、リレーRL、リレードライバD
V、リレーRLの接点rfl、ドライバ9、レシーバ/
Oが設けられている。また、制御回路7にはクロック回
路8からのクロックが入力しており、このクロックによ
って動作している。
電源投入状態でりl/ −R,L、が動作していない時
は、接点rβG、1図示実線の位置にあり、バイパス回
路6に入力したS L O信号イは、そのまま伝111
sL○信号口となっ4次のT/O制御装置へ送られる。
しかし、オペレータパネルのチャネルスイッチ等からイ
ネーブルが指示されると、制御回路7か該イネーブル指
示の信号を受りた後、リレードライバl) Vにイネー
ブル13号を送り、リレーIR1,を動作さセる。
リレーRi−か動作すると、その接点reは図示点線位
置に切り換えられる。この状態でS +−0信号イがバ
イパス回路6に人力すると、レシーバ/Oで受信された
後、制御回路7へ送られる。
制御回路7では、送られζきたSLO信号を調べて自装
置宛の信号か否かを判定する。この判定は、チャネルが
選択しようとする装置番号(機番)と、制御装置内に格
納されている自装置の番号(機番)とが一致するか否か
により行われる。
その結果一致した場合は応答信号をチャネルインターフ
ェイス信号(SL、O信号以外の信号)として送出し、
チャネルと結合する。
この場合は、伝1f’& S L O信号口を送出しな
い。
また不一致の場合には、制御回路7からドライバ9、リ
レーR,Lの接点rρを介して伝19 S L O信号
を次のT/O制御装置へ送出する。
〔発明が解決しようとする課題〕
」二記のような従来のものにおいては次のような欠点が
あった。
(1)各1/○制御装置の制御回路7は、クロック回路
8からの出力信号(クロック)により動作している。
しかし、何らかの異常により、クロック回路8の出力信
号(クロック)が停止した場合、あるいは他の異常出力
となった場合には、制御回路7が動作を停止し、T/O
制御装置も動作を停止する。
(2)制御回路が動作を停止すると、送られてきたSL
O信号の処理が全くできなくなる。ごのため、−]二三
ツりック異常のあったT/O制御装置以降に接続される
T/O制御装置には全< S I−0信号が伝搬しなく
なる。
したがって、一つのT/O制御装置で発生した障害の影
響が、それ以降に接続された全てのT/O制御装置へ波
及する。
本発明は、このような従来の欠点を解消し、イモヅル式
に接続されたT/O制御装置の1゛っで、クロック異常
が発生して制御回路の動作が停止した場合でも、クロッ
ク異常のあった装置以降に接続されたT/O制御装置に
は、その影響を及ぼさないようにすることを目的とする
〔課題を解決するための手段〕
第1図は本発明の原理図であり、図中、第3図、第4図
と同符号は同一のちのを示す。また、ANDはアントゲ
−1・、INVはインバータ、11はクロック異常検出
回路を示す。
本発明は、上記の目的を達成するため、次のように構成
したものである。
イモヅル式接続のインターフェイスに接続され、)−位
装置からの装置選択信号(SLO)のバイパス路を切り
換えるバイパス回路6と、該バイパス回路6の制御、及
び上記装置選択信号に対する判定処理等を行う制御回路
7とを備え、 受信した装置選択信号(SLO)が、自装置に対する選
択信号でない場合には、該装置選択信号を次段のT/O
制御装置へ送出するT/O制御装置において、 当該T/O制御装置内のクロック異常を検出して1、−
に記バイパス回路6の制御を行うクロック異常検出回路
11を設け、 クロック異常が検出された際、−上記バイパス回路6の
バイパス路を形成して、上位装置からの装置選択信号を
バイパスさせるようにしたことを特徴とする装置のバイ
パス制御方式。
〔作用〕
本発明は−J二記のように構成したので、次のような作
用がある。
クロック回路8から出力されるクロックが正常に出てい
る時は、I/O制御卸装置内のバイパス回路6に入力し
た装置選択信号は、制御回路7へ入力し、ここで自装置
宛の選択信号か否かの判定をする。
その結果、自装置宛の選択信号であればこの信号を取り
込んで自装置を起動し、上位装置と接続するが、他装置
宛の選択信号であれば、次段に接続されたI/O制御装
置へ受信した選択信号を送出する。
しかし、クロック回路8から出力されるクロックが異常
状態(例えば、クロック停止)になると、この状態はク
ロック異常検出回路11で検出され、検出信号を出力す
る。
この検出信号は、インバータINVを介してアントゲ−
1−ANDに入力する。これにより、アントゲ−1−A
 N Dにおいて、制御回路7から出力されるイネーブ
ル信号がバイパス回路6に入力しないように抑止する。
上記イネーブル信号がバイパス回路6に入力しなくなる
と、バイパス回路6では、入力した装置選択信号を制御
回路7へ導くことなく、そのままバイパスして伝搬信号
として出力するように、内部のバイパス回路を切り換え
る。
従って、クロック異常のあったI/O制御装置では、−
h (立装置からの装置選択信号をバイパスして、その
まま次段のr / Ol+制御装置へ伝搬させる。
このようにすれば、障害(クロック異常)の影響が他の
I/O制御装置へ波及しない。
〔実施例〕
以下、本発明の実施例を図面に基づいて説明する。
第2図は、本発明の1実施例の構成図であり、第1図及
び第4図と同符号は同一のちのを示す。
この例は、第3図に示したシステムと同じシステムに適
用するものであり、1つのI/O制御装置のみを第2図
に図示しである。
即ち、複数のI/O制御装置がイモヅル式接続のインタ
ーフェイスに接続され、上位装置からの装置選択信号に
より選択されると、選択された■/O制御装置は、上位
装置へ応答信号を送出して上位装置と結合するシステム
である。
各I/O制御装置内には、バイパス回路6、制御皿回路
7、クロック回路8、クロック異常検出回路11、イン
バータTNV、アンドゲートANDを設ける。
上記バイパス回路6は、第4図に示した例と同じ構成で
あり、リレーRL、リレードライバDV、リレーRLの
接点rβ、トライバ9、レシーバ/Oで構成する。
電源投入状態で、オペレータパネルのチヤ不ルスインチ
等により、イネーブル指示があると、制御回路7が該イ
ネーブル指示を受は取り、アントゲ−1−ANDに対し
てイネーブル信号を送出する。
この時、クロック回路8が正常動作をしていれば、クロ
ック(CLK)は正常に出力されているため、クロック
異常検出回路1]の出力はローレベル(L)信号をイン
バータINVに送出している。
このため、インバータrNVからアントゲ−1−AND
へ送出される信号はハイレベル(■])信号となる。
したがって、上記制御回路7から出力されたイネーブル
信号は、アンドゲートANDからりレードライハDVに
送られ、リレーRLを動作させる。
このリレーRLが動作すると、その接点r1を図示点線
位置に切り換え、バイパス回路を開く。
この状態で上位装置から装置選択信号として、チャネル
インターフェイスのSLO信号がバイパス回路6に入力
すると、このSLO信号ば、リレーRLの接点rβの図
示点線側を通り、レシーバ/Oを介して制御回路7に入
力する。制御回路7では、受信したS L O信号と、
予め格納しておいた自装置の番号と比較し、一致するか
否かの判定を行う。
その結果、もし一致すれば、自装置に対する選択信号で
あるから、これを取り込み、応答信号を送出し、チャネ
ルを結合する。この場合、受信したSLO信号は、次段
のI/O制御装置へ伝搬させない。
しかし、不一致の場合には、他装置宛の装置選択信号で
あるから、受信したs r、 o信号をドライバ9を介
して送出し、次段のI/O制御装置へ送出する。
次に、クロック回路8が故障してクロックが停止したよ
うな場合は、クロック異常検出回路11がこの状態を検
出する。このようなりロック異常としては、クロックの
完全停止、クロックの一時的停止、あるいは他のクロッ
ク異常状態である。
また、クロック異常の検出は、例えば1クロツク停止の
場合、数クロック停止の場合、長時間停止(数りiコッ
ク以上の停止)の場合、あるいは、他の異常状態の場合
等がある。
従って、例えばクロック異常検出回路11内にカウンタ
(またはタイマ)とコンパレータ等を設けておき、クロ
ックが一定回数停止したごとを検出した場合に、クロッ
ク異常の検出信号を出力するようにしておけばよい。
」二記のようにして、クロック異常が検出されると、そ
の検出信号(ハイレベルrHJ)がインバータIN’V
に入力する。この信号はインバータ■NVで反転し、ロ
ーレベル信号としてアントゲ−1−A、 N Dに入力
する。このため、制御回路7からアンドゲートANDに
送出されていたイネーブル信号は、リレードライバDV
に送られなくなり、リレーRLはその動作を停止する(
オフになる)。
’Jl/−RLがオフになると、その接点rI2は、復
旧し、図示実線位置に切り換わり、バイパス路が形成さ
れる。
この状態で上位装置からのS L O信号がバイパス回
路6に入力すると、バイパス路であるリレーRI、の接
点rll(実線位置)を通り、そのまま次段のI / 
OI制御装置へ伝搬SLO信号として送出される。
即ち、」二値装置からの装置選択信号であるSLO信号
は、制御回路7へ取り込まれることなく、そのままバイ
パス路を通ってバイパスし、次段の■/O制御装置へ伝
搬される。
以上、実施例について説明したが、本発明は、次のよう
にしても実施可能である。
(1)  クロック異常検出回路の検出信号でアントゲ
ートを制御した例について説明したが、このような例に
限らず、例えば他の回路により、制御回路から出力され
るイネーブル信号がバイパス回路に入力しないようにし
てもよい。
また、上記検出信号を直接バイパス回路に人力し、例え
ばバイパス回路でリレーを動作させている場合には、該
リレーの動作を停止さセるように構成してもよい。
いずれにしても、クロック異常が検出された際、バイパ
ス回路内で、上位装置からの装置選択信号をバイパスさ
せるバイパス路を形成すればよい。
(2)  イモヅル式に接続されるI/O制御装置の数
は、複数台ならば任意の数でよい。
〔発明の効果〕
以上説明したように、本発明によれば次のような効果が
ある。
(1)  イモヅル式に接続された多数のI/O制御装
置の内、クロック異常の検出されたI/O制御装置では
、上記装置からの装置選択信号をバイパスし、次段のI
/O!ilJ御装置へ伝搬させるものである。
従って、障害(クロック異常)の影響が次段の■/O制
御装置へ波及しない。
(2ン  システム全体として、信頬性が向上する。
【図面の簡単な説明】
第1図は本発明の原理図、 第2回は本発明の1実施例の構成図、 第3図は従来例のシステム構成図、 第4図は従来のI/O制御装置の詳細図である。 6−バイパス回路 7−制御回路 8−クロック回路 9− ドライバ /O−レシーバ 11−クロック異常検出回路 INV−−インバータ A、 N D −アンドゲート RL−リレー 1) V ル−ドライバ r β ル−RI、の接点

Claims (1)

  1. 【特許請求の範囲】 イモヅル式接続のインターフェイスに接続され、上位装
    置からの装置選択信号のバイパス路を切り換えるバイパ
    ス回路(6)と、 該バイパス回路(6)の制御、及び上記装置選択信号に
    対する判定処理等を行う制御回路(7)とを備え、 受信した装置選択信号が、自装置に対する選択信号でな
    い場合には、該装置選択信号を次段のI/O制御装置へ
    送出するI/O制御装置において、当該I/O制御装置
    内のクロック異常を検出して、上記バイパス回路(6)
    の制御を行うクロック異常検出回路(11)を設け、 クロック異常が検出された際、上記バイパス回路(6)
    のバイパス路を形成して、上位装置からの装置選択信号
    をバイパスさせるようにしたことを特徴とする装置選択
    信号のバイパス制御方式。
JP18217390A 1990-07-10 1990-07-10 装置選択信号のバイパス制御方式 Pending JPH0469759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18217390A JPH0469759A (ja) 1990-07-10 1990-07-10 装置選択信号のバイパス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18217390A JPH0469759A (ja) 1990-07-10 1990-07-10 装置選択信号のバイパス制御方式

Publications (1)

Publication Number Publication Date
JPH0469759A true JPH0469759A (ja) 1992-03-04

Family

ID=16113623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18217390A Pending JPH0469759A (ja) 1990-07-10 1990-07-10 装置選択信号のバイパス制御方式

Country Status (1)

Country Link
JP (1) JPH0469759A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352661B1 (en) * 2010-03-24 2013-01-08 Emc Corporation Data storage systems having seamless software upgrades

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352661B1 (en) * 2010-03-24 2013-01-08 Emc Corporation Data storage systems having seamless software upgrades

Similar Documents

Publication Publication Date Title
JPH0469759A (ja) 装置選択信号のバイパス制御方式
JP2993337B2 (ja) 2重系のバスコントロ−ル方法
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
KR100278703B1 (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
JPS63224446A (ja) 通信システム
JPH08106400A (ja) プロセス入出力装置を二重化した二重化制御装置
JPH0380303A (ja) 二重化装置
JP2970164B2 (ja) 切替回路
JP2687740B2 (ja) 汎用インタフェース制御装置
JPS6232739A (ja) 切換制御方式
JP2590721B2 (ja) バス状態監視機能付バスイネーブル制御回路
KR100295894B1 (ko) 엘리베이터의 군관리 제어장치
JPS61134846A (ja) 電子計算機システム
JPH0588926A (ja) 監視制御系の自動切替回路
JP2750165B2 (ja) 2重化中継回線における正常中継回線の選択方法及び装置
JPS5872226A (ja) クロツク切替え回路
JPS5816487B2 (ja) コンピユ−タシステムにおける多重選択検出装置
KR20010039096A (ko) 전자교환기의 통신포트 이중화 제어장치
JPH04372539A (ja) 端末機の電源断制御装置
JPH083513B2 (ja) 電子回路診断方法
JPS62180432A (ja) シグナルプロセサ障害検出回路
JPH04215080A (ja) 故障検出回路
JPS62229302A (ja) デジタル制御装置
JPH0241260B2 (ja)
JPS63208949A (ja) フエイルセ−フシステム