JP2750165B2 - 2重化中継回線における正常中継回線の選択方法及び装置 - Google Patents

2重化中継回線における正常中継回線の選択方法及び装置

Info

Publication number
JP2750165B2
JP2750165B2 JP1212103A JP21210389A JP2750165B2 JP 2750165 B2 JP2750165 B2 JP 2750165B2 JP 1212103 A JP1212103 A JP 1212103A JP 21210389 A JP21210389 A JP 21210389A JP 2750165 B2 JP2750165 B2 JP 2750165B2
Authority
JP
Japan
Prior art keywords
trunk line
line
trunk
relay
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1212103A
Other languages
English (en)
Other versions
JPH0374947A (ja
Inventor
充弘 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP1212103A priority Critical patent/JP2750165B2/ja
Publication of JPH0374947A publication Critical patent/JPH0374947A/ja
Application granted granted Critical
Publication of JP2750165B2 publication Critical patent/JP2750165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ通信を行う中継回線の信頼性を向上さ
せるために、中継回線を2重化した場合、下位装置に対
し正常なデータが流れている中継回線を選択し、中継出
力する場合において、正常な中継回線を判定,選択させ
る方法及び装置に関するものである。
〔従来の技術〕
第4図は従来方法及び装置の第1例の説明図で、この
第1従来例はホストコンピュータ1より第1,第2中継回
線2,3の両方にまたはどちらか一方にデータを送出し、
制御回路9より出力する中継回線選択信号7により中継
回線選択用切替器8を切替えて例えば正常な第1中継回
線2を選択し、中継出力回線4へデータを出力し、この
中継出力を中継出力モニタ線10を通して制御回路9によ
り監視し、制御回路9はデータが異常と判定した場合、
これより出力する中継回線選択信号7の変更により中継
回線選択用切替器8を切替えて例えば第2中継回線3を
中継出力回線4に接続するものである。21はデータ中継
器である。
第5図は従来方法及び装置の第2例の説明図で、この
第2従来例は制御回路9が第1,第2中継回線2,3を同時
に第1,第2中継回線用モニタ線5,6を通して監視し、こ
れより中継回線選択信号7を出力して中継回線選択用切
替器8により第1,第2中継回線2,3のうち正常な回線を
選択し中継出力回線4に接続するものである。
第6図は従来方法及び装置の第3例の説明図で、この
第3従来例は第1〜第3制御回路12〜14によりそれぞれ
第1,第2中継回線2,3を第1,第2中継回線用モニタ線5,6
を介して監視し、これらの第1〜第3制御回路12〜14の
第1,第2中継回線正常判定出力17,18を入力選択判定器1
5に入力し、この判定器15より出力する中継回線選択信
号7により中継回線選択用切替器8を切替えて第1,第2
中継回線2,3のいずれか一方を選択するものである。
この第3従来例における入力選択判定器15は、第1中
継回線2または第2中継回線3が正常との判定が2つ以
上ある場合、その中継回線は正常と判定する。
〔発明が解決しようとする課題〕
上記第1,第2従来例にあっては、制御回路9が故障ま
たはホストコンピュータ1のマイクロプロセッサ等が暴
走した場合に、中継回線選択信号7が正常な回線を選択
しなかったり、第1,第2中継回線2,3を交互に選択する
状態になり、切替時にデータの瞬断を発生させたりする
恐れがある。
また、第3従来例にあっては、第1〜第3制御回路12
〜14のうち1つが故障した場合でも、他の2つとの多数
決となるので判定ミスはなくなるが、制御回路を3つも
必要となるという課題がある。
また中継出力線のモニタを行っていないため、中継回
線選択用切替器8が正常に動作しているかどうか確認が
できないという課題がある。
ここで後者の課題を解消するためにはもう1つ制御回
路を増やし、中継出力回線4をモニタする必要がある。
この場合完全な監視が可能となるが制御回路を4つ必
要とするという課題がある。
〔課題を解決するための手段〕
本発明は上記の課題を解決するためになされたもの
で、3つの制御回路を用い、そのうちの1回路が異常と
なっても、正常な回線を選択でき、また中継回線及び選
択切替後の回線をすべて監視することにより、信頼性の
高い回路を構成することができる2重化中継回線におけ
る正常中継回線の選択方法及び装置を提供するものであ
る。
即ち、本発明方法は第1図示のように2重化した第1,
第2中継回線2,3のうち正常な中継回線を,中継回線選
択信号7の入力で切替動作する中継回線選択用切替器8
により選択する方法において、2本の第1,第2中継回線
2,3を2つの第1,第2制御回路12,13により監視して正常
な中継回線を判定し、これらの判定に基づいて入力選択
判定器15より中継回線選択用切替器8に中継回線選択信
号7を出力せしめ、中継回線選択用切替器8により選択
された出力を主制御回路11により監視し,異常の場合上
記2つの第1,第2制御回路12,13に、当該主制御回路11
よりリセット信号19,20を出力して再判定させるように
構成したものである。
本発明装置は第1図示のように2重化した第1,第2中
継回線2,3のうち正常な中継回線を,中継回線選択信号
7の入力で切替動作する中継回線選択用切替器8により
選択する装置において、2本の第1,第2中継回線2,3を
監視し正常な中継回線を判定する2つの第1,第2制御回
路12,13と、これらの第1,第2制御回路12,13の判定出力
17,18,17,18を入力して中継回線選択信号7を中継回線
選択用切替器8に出力する入力選択判定器15と、中継回
線選択用切替器8により選択された出力を監視し,かつ
入力選択判定器15より出力する中継回線選択信号7と上
記2つの第1,第2制御回路12,13の判定出力17,18,17,18
を入力し,異常の場合上記2つの第1,第2制御回路12,1
3にリセット信号19,20を出力して再判定させる主制御回
路11とよりなる構成としたものである。
〔作 用〕
第1,第2中継回線2,3はそれぞれ第1,第2制御回路12,
13により監視され、いずれの回線2,3も正常な場合には
第1,第2制御回路12,13より判定出力17,18,17,18が出力
される。これらの判定出力17,18,17,18は入力選択判定
器15に入力され、これより出力される中継回線選択信号
7により中継回線選択用切替器8が第1または第2中継
回線2または3を選択する。
選択された第1または第2中継回線2または3は主制
御回路11により監視される。この主制御回路11には中継
回線選択信号7と第1,第2制御回路12,13の判定出力17,
18,17,18が入力されるが、いずれの中継回線2,3も正常
であるため、主制御回路11より第1,第2制御回路12,13
にリセット信号19,20は出力されない。そのため第1,第
2制御回路12,13はリセットされることはない。
第1または第2中継回線2または3が異常の場合、主
制御回路11は第1,第2制御回路12,13にリセット信号19,
20を出力してこれらの回路12,13をリセットさせ、再判
定させることになる。
第1または第2中継回線2または3が異常になると、
第1,第2制御回路12,13の判定出力17,17または18,18が
出力されなくなり、入力選択判定器15には判定出力18,1
8または17,17のみが入力されることになる。入力選択判
定器15は第1,第2制御回路12,13の判定出力18,18または
17,17を入力してこれより出力する中継回線選択信号7
により中継回線選択用切替器8を切替動作させて正常な
中継回線3または2を選択する。
また、第1または第2制御回路12または13が故障して
いる場合には正常な制御回路の判定出力17,18で入力選
択判定器15を作動させ、中継回線選択用切替器8により
第1または第2中継回線2または3を選択することにな
る。
〔実施例〕
以下図面に基づいて本発明の実施例を説明する。
第1図は本発明方法及び装置の一実施例の説明図であ
る。
まず、その構成を説明する。
第1図において1はホストコンピュータで、第1,第2
中継回線2,3の両方またはどちらか一方にデータを送出
する。8は中継回線選択信号7の入力で切替動作する中
継回線選択用切替器であり、第1または第2中継回線2
または3を選択し、中継出力回線4に接続するものであ
る。
12,13はそれぞれ第1,第2中継回線2,3を第1,第2中継
回線用モニタ線5,6を通して監視し、正常な中継回線2
または3を判定する第1,第2制御回路で、第1,第2中継
回線2,3が正常の場合、第1,第2中継回線正常判定出力1
7,18,17,18を出力する。15はこれらの判定出力17,18,1
7,18を入力して中継回線選択信号7を中継回線選択用切
替器8に出力する入力選択判定器である。
第1,第2制御回路12,13は同じ回路で、例えば第2図
に示す構成になっている。12a,13aは第1中継回線2の
回線受信用素子(LSI)、12b,13bは第2中継回線3の回
線受信用素子(LSI)、12c,13cは各回線受信用素子12a,
13a,12b,13bの出力を入力とするマイクロプロセッサ、1
2d,12e,13d,13eはそれぞれマイクロプロセッサ12c,13c
が第1,第2中継回線2,3を正常と判定したときセットす
るフラグであり、17,17,18,18は第1,第2中継回線正常
判定出力(フラグ内容出力)である。
入力選択判定器15は例えば第3図に示す構成になって
いる。15aは第1,第2制御回路12,13の第1中継回線2の
判定出力17,17が両方共正常と判定した場合、セット,
リセットフリップフロップ15cのセット入力端子15dに信
号が入力しこのフリップフロップ15cをセットするNAND
回路である。15bは同様に第1,第2制御回路12,13の第2
中継回線3の判定出力18,18が両方共正常と判定した場
合、フリップフロップ15cのリセット入力端子15eに信号
が入力しこのフリップフロップ15cをリセットするNAND
回路である。
これによりフリップフロップ15cがセットされた時は
第1中継回線2を,同じくリセットされた時は第2中継
回線3を選択する信号7を出力するものである。
なお、この回路の場合、第1,第2中継回線2,3が両方
共正常と判定した場合、セット入力端子15d側が優先と
なり、フリップフロップ15cより第1中継回線2を選択
する信号7が出力される。
11は中継回線選択用切替器8により選択された出力、
即ち中継出力回線4の出力を監視し,かつ中継回線選択
信号7と第1,第2制御回路12,13の判定出力17,18,17,18
を入力する主制御回路で、異常の場合、第1,第2制御回
路12,13にリセット信号19,20を出力して再判定させるも
のである。
次に上記の構成においてその作用を説明する。
第1,第2中継回線2,3はそれぞれ第1,第2中継回線用
モニタ線5,6及び第1,第2制御回路12,13の回線受信用素
子12a,12b,13a,13bを介してマイクロプロセッサ12c,13c
により監視され、いずれの回線2,3も正常な場合には、
マイクロプロセッサ12c,13cが第1,第2中継回線2,3を正
常と判定し、フラグ12d,12e,13d,13eをセットしてこれ
より第1,第2中継回線正常判定出力17,18,17,18が出力
される。
第1中継回線正常判定出力17,17は入力選択判定器15
のNAND回路15aに入力され、その出力がセット,リセッ
トフリップフロップ15cのセット入力端子15dに入力して
フリップフロップ15cがセットされ、これより中継回線
選択信号7が出力されて中継回線選択用切替器8により
第1中継回線2が選択される。
また同様に第2中継回線正常判定出力18,18は入力選
択判定器15のNAND回路15bに入力され、その出力がフリ
ップフロップ15cのリセット入力端子15eに入力してフリ
ップフロップ15cがリセットされ、これにより中継回線
選択信号7が出力されて中継回線選択用切替器8により
第2中継回線3が選定される。
即ち、フリップフロップ15cがセットされた時は第1
中継回線2を,同じくリセットされた時は第2中継回線
3を選択することになる。本実施例の場合、第1,第2中
継回線2,3とも正常と判定した場合、セット入力端子15d
が優先となり、フリップフロップ15cより第1中継回線
2を選択する中継回線選択信号7が出力され、これによ
り中継回線選択用切替器8が作動して正常な第1中継回
線2を選択することになる。
主制御回路11は第1,第2制御回路12,13の判定出力17,
18,17,18、中継回線選択信号7及び中継出力回線4の出
力を監視するが、いずれの中継回線2,3も正常であるた
め、主制御回路11より第1,第2制御回路12,13にリセッ
ト信号19,20は出力されない。そのため第1,第2制御回
路12,13はリセットされることはない。
第1または第2中継回線2または3が異常となり、主
制御回路11の監視結果が異常となった場合、主制御回路
11はリセット信号19,20を出力して第1,第2制御回路12,
13をリセットさせ、再判定させることになる。
この時、主制御回路11が中継出力回線4の出力の監視
を間違って第1,第2制御回路12,13にリセット信号19,20
を出力しても、当該第1,第2制御回路12,13の判定出力1
7,18,17,18はすべてリセットされるため、入力選択判定
器15内のフリップフロップ15cを変化させることがない
ので、中継回線選択用切替器8の切替は行われない。
第1,第2中継回線2,3のいずれかが異常になると、第
1,第2制御回路12,13の判定出力17,17または18,18が出
力されなくなり、入力選択判定器15には判定出力18,18
または17,17のみが入力されることになる。入力選択判
定器15は第1,第2制御回路12,13の判定出力18,18または
17,17を入力してこれより出力する中継回線選択信号7
により中継回線選択用切替器8を切替動作させて正常な
中継回線3または2を選択する。
また、第1または第2制御回路12または13が故障して
いる場合は正常な制御回路の判定出力17,18で入力選択
判定器15を作動させ、中継回線選択用切替器8により第
1,第2中継回線2または3を選択することになる。
なお、第1,第2制御回路12,13のリセットが解除され
ると、当該制御回路12,13は再び第1,第2中継回線2,3を
監視し、正常な回線に対応する判定出力をセットするこ
とになる。
〔発明の効果〕
上述のように本発明によれば、第1,第2制御回路12,1
3と主制御回路11の合計3つの制御回路だけで構成で
き、2重化された第1,第2中継回線2,3とこれに接続さ
れる中継出力回線4の監視を行うことができ、3つの制
御回路のうちの一回路が異常となっても正常な回線を選
択することができるばかりでなく、第1,第2中継回線2,
3及び選択切替え後の回線をすべて監視することにより
信頼性の高い回路を構成することができる。また、3つ
の制御回路11〜13のうちいずれか1つに故障またはマイ
クロプロセッサの暴走が発生した場合においても中継回
線2,3を異常に切替える動作をせず、これより下位の中
継出力回線4に接続されている装置に悪影響を及ぼす恐
れがない等の効果を奏する。
【図面の簡単な説明】
第1図は本発明方法及び装置の一実施例の説明図、第2
図及び第3図はそれぞれ本発明における第1,第2制御回
路及び入力選択判定器の構成を示す説明図、第4図は従
来方法及び装置の第1例の説明図、第5図は従来方法及
び装置の第2例の説明図、第6図は従来方法及び装置の
第3例の説明図である。 2……第1中継回線、3……第2中継回線、4……中継
出力回線、7……中継回線選択信号、8……中継回線選
択用切替器、11……主制御回路、12……第1制御回路、
13……第2制御回路、15……入力選択判定器、17……
(第1中継回線正常)判定出力、18……(第2中継回線
正常)判定出力、19……リセット信号、20……リセット
信号、21……データ中継器。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】2重化した第1,第2中継回線2,3のうち正
    常な中継回線を,中継回線選択信号7の入力で切替動作
    する中継回線選択用切替器8により選択する方法におい
    て、2本の第1,第2中継回線2,3を2つの第1,第2制御
    回路12,13により監視して正常な中継回線を判定し、こ
    れらの判定に基づいて入力選択判定器15より中継回線選
    択用切替器8に中継回線選択信号7を出力せしめ、中継
    回線選択用切替器8により選択された出力を主制御回路
    11により監視し,異常の場合上記2つの第1,第2制御回
    路12,13に、当該主制御回路11よりリセット信号19,20を
    出力して再判定させるように構成した2重化中継回線に
    おける正常中継回線の選択方法。
  2. 【請求項2】2重化した第1,第2中継回線2,3のうち正
    常な中継回線を,中継回線選択信号7の入力で切替動作
    する中継回線選択用切替器8により選択する装置におい
    て、2本の第1,第2中継回線2,3を監視し正常な中継回
    線を判定する2つの第1,第2制御回路12,13と、これら
    の第1,第2制御回路12,13の判定出力17,18,17,18を入力
    して中継回線選択信号7を中継回線選択用切替器8に出
    力する入力選択判定器15と、中継回線選択用切替器8に
    より選択された出力を監視し,かつ入力選択判定器15よ
    り出力する中継回線選択信号7と上記2つの第1,第2制
    御回路12,13の判定出力17,18,17,18を入力し,異常の場
    合上記2つの第1,第2制御回路12,13にリセット信号19,
    20を出力して再判定させる主制御回路11とよりなる2重
    化中継回線における正常中継回線の選択装置。
JP1212103A 1989-08-16 1989-08-16 2重化中継回線における正常中継回線の選択方法及び装置 Expired - Fee Related JP2750165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1212103A JP2750165B2 (ja) 1989-08-16 1989-08-16 2重化中継回線における正常中継回線の選択方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1212103A JP2750165B2 (ja) 1989-08-16 1989-08-16 2重化中継回線における正常中継回線の選択方法及び装置

Publications (2)

Publication Number Publication Date
JPH0374947A JPH0374947A (ja) 1991-03-29
JP2750165B2 true JP2750165B2 (ja) 1998-05-13

Family

ID=16616933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212103A Expired - Fee Related JP2750165B2 (ja) 1989-08-16 1989-08-16 2重化中継回線における正常中継回線の選択方法及び装置

Country Status (1)

Country Link
JP (1) JP2750165B2 (ja)

Also Published As

Publication number Publication date
JPH0374947A (ja) 1991-03-29

Similar Documents

Publication Publication Date Title
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
US6038681A (en) Multi-array disk apparatus
JP2750165B2 (ja) 2重化中継回線における正常中継回線の選択方法及び装置
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JP2000244369A (ja) 伝送装置
KR100278703B1 (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
JP3742714B2 (ja) 遠方監視制御装置
KR100191678B1 (ko) 통신망 이중화를 위한 통신망 검사방법
JP2991559B2 (ja) インタフェース盤の冗長システム
JP3063435B2 (ja) 無瞬断二重化切替方法
JP3125864B2 (ja) 二重化システム
JP3061691B2 (ja) 通話路装置
JP2677200B2 (ja) 正常系即時選択回路
JP2697481B2 (ja) 二重化切替制御方式
JP2946731B2 (ja) 冗長系の選択切替装置
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH02218248A (ja) ラインインタフェース盤二重化方式
JPH0554750A (ja) 回線切り替え方式
JPH0298747A (ja) 多重制御装置
JPS62140155A (ja) 装置のデ−タバス自動切替回路
JPH0744518B2 (ja) 伝送路切替制御装置
JPS61112451A (ja) デ−タハイウエイのステ−シヨン二重化方式
JPH05143381A (ja) 待機冗長方式
JPH04333162A (ja) 系切替方式
JPS62229302A (ja) デジタル制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees