JPH0554750A - 回線切り替え方式 - Google Patents
回線切り替え方式Info
- Publication number
- JPH0554750A JPH0554750A JP3233792A JP23379291A JPH0554750A JP H0554750 A JPH0554750 A JP H0554750A JP 3233792 A JP3233792 A JP 3233792A JP 23379291 A JP23379291 A JP 23379291A JP H0554750 A JPH0554750 A JP H0554750A
- Authority
- JP
- Japan
- Prior art keywords
- input signals
- signal
- priority order
- registers
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 Ｍ×Ｎのマトリクススイッチ切り替えだけで
なく、入力信号に障害が生じた場合に予め任意に設定し
た優先順位で冗長系切り替えをマトリクススイッチ回路
ブロック内で行うことにより、高速かつ高信頼度の回線
切り替えを実現する。 【構成】 マトリクススイッチ回路ブロック１内に各入
力信号２の受信状態を監視する回路５と、Ｎ本の出力信
号３それぞれについてＭ本の入力信号２の中から任意の
１本を選択して送出するＭ×Ｎ個のスイッチ素子６と、
各出力信号３への接続をＮ本の入力信号２から選択する
とき、最大Ｍ段階の優先順位を任意に設定することので
きるＭ×Ｎ個のレジスタ７と、このレジスタ７に設定さ
れた優先順位番号順に各入力信号の障害状態を比較し、
出力信号に接続するか否かを選択する接続判定回路８を
設ける構成にした。
なく、入力信号に障害が生じた場合に予め任意に設定し
た優先順位で冗長系切り替えをマトリクススイッチ回路
ブロック内で行うことにより、高速かつ高信頼度の回線
切り替えを実現する。 【構成】 マトリクススイッチ回路ブロック１内に各入
力信号２の受信状態を監視する回路５と、Ｎ本の出力信
号３それぞれについてＭ本の入力信号２の中から任意の
１本を選択して送出するＭ×Ｎ個のスイッチ素子６と、
各出力信号３への接続をＮ本の入力信号２から選択する
とき、最大Ｍ段階の優先順位を任意に設定することので
きるＭ×Ｎ個のレジスタ７と、このレジスタ７に設定さ
れた優先順位番号順に各入力信号の障害状態を比較し、
出力信号に接続するか否かを選択する接続判定回路８を
設ける構成にした。
Description
【０００１】
【産業上の利用分野】本発明はＭ本（Ｍ：任意の自然
数）の入力信号を受信し、外部からの制御によって任意
の切り替えを行い、Ｎ本（Ｎ：任意の自然数）の出力信
号を送出する装置における回線切り替え方式に係り、特
にＭ×Ｎのマトリクススイッチにおける冗長系切り替え
の方法を実現するための回線切り替え方式に関するもの
である。
数）の入力信号を受信し、外部からの制御によって任意
の切り替えを行い、Ｎ本（Ｎ：任意の自然数）の出力信
号を送出する装置における回線切り替え方式に係り、特
にＭ×Ｎのマトリクススイッチにおける冗長系切り替え
の方法を実現するための回線切り替え方式に関するもの
である。
【０００２】
【従来の技術】Ｍ×Ｎのマトリクススイッチは、制御手
段によりＭ本の入力信号を任意にＮ本の出力端子に接続
する機能を有し、信号の接続構成は外部から任意に設定
が可能である。一般にマトリクススイッチ切り替えの柔
軟さを生かすため、制御装置がＣＰＵとソフトウエアで
構成している。そして、従来は、各入力信号の障害時は
入力信号監視手段によって検出し、この情報を制御手段
に渡し、この制御手段は予めメモリ上に設定されたアル
ゴリズムにしたがってマトリクスの接続構成を替えるこ
とで冗長系切り替えを行っていた。
段によりＭ本の入力信号を任意にＮ本の出力端子に接続
する機能を有し、信号の接続構成は外部から任意に設定
が可能である。一般にマトリクススイッチ切り替えの柔
軟さを生かすため、制御装置がＣＰＵとソフトウエアで
構成している。そして、従来は、各入力信号の障害時は
入力信号監視手段によって検出し、この情報を制御手段
に渡し、この制御手段は予めメモリ上に設定されたアル
ゴリズムにしたがってマトリクスの接続構成を替えるこ
とで冗長系切り替えを行っていた。
【０００３】従来のＭ×Ｎマトリクススイッチによる回
線切り替え方式の一例を図２に示し説明する。この図２
において、２１はマトリクススイッチ回路ブロックであ
り、Ｍ本の入力信号２1 ，２2 ・・・２m を入力し、Ｎ
本の出力信号３1 ，３2 ・・・３nを出力する。２２は
制御部、２３1 ，２３2 ・・・２３m は障害検出回路
（Ｍ個）、２４はスイッチ素子である。２５は入力信号
障害情報信号を送るアラーム伝達経路を示し、２６はマ
トリクススイッチ制御信号を送る制御信号経路を示す。
線切り替え方式の一例を図２に示し説明する。この図２
において、２１はマトリクススイッチ回路ブロックであ
り、Ｍ本の入力信号２1 ，２2 ・・・２m を入力し、Ｎ
本の出力信号３1 ，３2 ・・・３nを出力する。２２は
制御部、２３1 ，２３2 ・・・２３m は障害検出回路
（Ｍ個）、２４はスイッチ素子である。２５は入力信号
障害情報信号を送るアラーム伝達経路を示し、２６はマ
トリクススイッチ制御信号を送る制御信号経路を示す。
【０００４】そして、各入力信号２1 〜２m は障害検出
回路２３1 〜２３m によって障害状態を監視し、障害を
検出するとこのアラームをアラーム伝達経路２５によっ
て制御部２２に通知する。また、マトリクススイッチ回
路ブロック２１には各入力信号と出力信号を任意に接続
することを可能とするスイッチ素子２４がＭ×Ｎ個あ
り、制御部２２から制御信号経路２６を介して制御され
る。このような従来の方式では制御部２２はＭ本の入力
信号をＮ本の出力信号線に任意に接続することが可能で
あるが、入力信号に障害が発生した場合の冗長系への切
り替えはこの制御部２２の機能で優先判定および接続経
路の変更指示を出して行う。一般に制御部２２はマトリ
クススイッチの柔軟な接続と変更を可能とするため、Ｃ
ＰＵとソフトウエアで実現されている。この場合、信号
の接続経路は柔軟に任意の設定が可能であるが、伝送路
故障による冗長系への切り替えは、ソフトウエアによっ
てＭ本の入力信号１つ１つについて判定し、障害を検索
し、優先順位の比較を行い、その結果によって接続経路
を決定して、入出力信号の接続経路の付け替えを行うこ
とで実現できる。通常、伝送路の接続経路の設定および
伝送路の優先順位の設定は比較的ゆっくり行っても支障
がないが、入力信号に障害が発生した際の冗長系への切
り替えには高速性が要求されるが、上記の方式では冗長
系への切り替えの方が常時煩雑な処理アルゴリズムが動
作していて、高速に切り替えを行うことが困難であっ
た。
回路２３1 〜２３m によって障害状態を監視し、障害を
検出するとこのアラームをアラーム伝達経路２５によっ
て制御部２２に通知する。また、マトリクススイッチ回
路ブロック２１には各入力信号と出力信号を任意に接続
することを可能とするスイッチ素子２４がＭ×Ｎ個あ
り、制御部２２から制御信号経路２６を介して制御され
る。このような従来の方式では制御部２２はＭ本の入力
信号をＮ本の出力信号線に任意に接続することが可能で
あるが、入力信号に障害が発生した場合の冗長系への切
り替えはこの制御部２２の機能で優先判定および接続経
路の変更指示を出して行う。一般に制御部２２はマトリ
クススイッチの柔軟な接続と変更を可能とするため、Ｃ
ＰＵとソフトウエアで実現されている。この場合、信号
の接続経路は柔軟に任意の設定が可能であるが、伝送路
故障による冗長系への切り替えは、ソフトウエアによっ
てＭ本の入力信号１つ１つについて判定し、障害を検索
し、優先順位の比較を行い、その結果によって接続経路
を決定して、入出力信号の接続経路の付け替えを行うこ
とで実現できる。通常、伝送路の接続経路の設定および
伝送路の優先順位の設定は比較的ゆっくり行っても支障
がないが、入力信号に障害が発生した際の冗長系への切
り替えには高速性が要求されるが、上記の方式では冗長
系への切り替えの方が常時煩雑な処理アルゴリズムが動
作していて、高速に切り替えを行うことが困難であっ
た。
【０００５】
【発明が解決しようとする課題】上述した従来のＭ×Ｎ
マトリクススイッチによる回線切り替え方式では、マト
リクススイッチによる信号経路の切り替えに柔軟に対処
できる一方、障害発生から切り替え制御までの間にソフ
トウエアが介在し、切り替えに比較的長い時間がかかる
という課題があった。
マトリクススイッチによる回線切り替え方式では、マト
リクススイッチによる信号経路の切り替えに柔軟に対処
できる一方、障害発生から切り替え制御までの間にソフ
トウエアが介在し、切り替えに比較的長い時間がかかる
という課題があった。
【０００６】
【課題を解決するための手段】本発明の回線切り替え方
式は、Ｍ本（Ｍ：任意の自然数）の入力信号を受信し、
外部からの制御によって任意の切り替えを行い、Ｎ本
（Ｎ：任意の自然数）の出力信号を送出する装置におい
て、各入力信号の受信状態を監視する監視手段と、Ｎ本
の出力信号それぞれについて、Ｍ本の入力信号の中から
任意の１本を選択して送出するマトリクススイッチと、
各出力信号への接続をＭ本の入力信号から選択するとき
最大Ｍ段階の優先順位を任意に設定するＭ×Ｎ個のレジ
スタと、このレジスタに設定された優先順位番号順に各
入力信号の障害状態を比較し出力信号に接続するか否か
を選択する接続識別手段を備え、Ｍ×Ｎのマトリクスス
イッチ切り替えと、入力信号に障害が生じた際に予め任
意に設定した優先順位で冗長系切り替えを行うようにし
たものである。
式は、Ｍ本（Ｍ：任意の自然数）の入力信号を受信し、
外部からの制御によって任意の切り替えを行い、Ｎ本
（Ｎ：任意の自然数）の出力信号を送出する装置におい
て、各入力信号の受信状態を監視する監視手段と、Ｎ本
の出力信号それぞれについて、Ｍ本の入力信号の中から
任意の１本を選択して送出するマトリクススイッチと、
各出力信号への接続をＭ本の入力信号から選択するとき
最大Ｍ段階の優先順位を任意に設定するＭ×Ｎ個のレジ
スタと、このレジスタに設定された優先順位番号順に各
入力信号の障害状態を比較し出力信号に接続するか否か
を選択する接続識別手段を備え、Ｍ×Ｎのマトリクスス
イッチ切り替えと、入力信号に障害が生じた際に予め任
意に設定した優先順位で冗長系切り替えを行うようにし
たものである。
【０００７】
【作用】本発明においては、制御部では任意の信号経路
を選択可能とし、かつ入力信号に障害が発生した場合、
次の優先順位として何れの信号を接続すべきかを予めレ
ジスタに設定することにより、入力信号に障害が発生し
た場合の速やかな冗長系切り替えを可能とする。
を選択可能とし、かつ入力信号に障害が発生した場合、
次の優先順位として何れの信号を接続すべきかを予めレ
ジスタに設定することにより、入力信号に障害が発生し
た場合の速やかな冗長系切り替えを可能とする。
【０００８】
【実施例】図１は本発明による回線切り替え方式の一実
施例を示すブロック図である。この図１において図２と
同一符号のものは相当部分を示し、４は制御部で、この
制御部４では任意の信号経路を選択可能とし、かつ入力
信号に障害が発生した場合、次の優先順位として何れの
信号を接続すべきかを予めレジスタに設定することによ
り、信号に障害が発生した場合の速やかな冗長系切り替
えを可能とする。５1 ,５2 ・・・５mはＭ個の入力信号
障害検出回路で、この入力信号障害検出回路５1 〜５m
は各入力信号の受信状態を監視する監視手段を構成して
いる。６は各入力信号と出力信号を任意に接続すること
を可能とするスイッチ素子で、このスイッチ素子６がＭ
×Ｎ個あり、このＭ×Ｎ個のスイッチ素子６はＮ本の出
力信号それぞれについてＭ本の入力信号の中から任意の
１本を選択して送出するマトリクススイッチを構成して
いる。７は各出力信号への接続をＮ本の入力信号から選
択するとき最大Ｍ段階の優先順位を任意に設定するＭ×
Ｎ個のレジスタ、８は接続判定回路で、この接続判定回
路８は上記レジスタ７に設定された優先順位番号順に各
入力信号の障害状態を比較し出力信号に接続するか否か
を選択する接続識別手段を構成している。９はバスライ
ンを示し、１０は障害情報通知経路を示す。
施例を示すブロック図である。この図１において図２と
同一符号のものは相当部分を示し、４は制御部で、この
制御部４では任意の信号経路を選択可能とし、かつ入力
信号に障害が発生した場合、次の優先順位として何れの
信号を接続すべきかを予めレジスタに設定することによ
り、信号に障害が発生した場合の速やかな冗長系切り替
えを可能とする。５1 ,５2 ・・・５mはＭ個の入力信号
障害検出回路で、この入力信号障害検出回路５1 〜５m
は各入力信号の受信状態を監視する監視手段を構成して
いる。６は各入力信号と出力信号を任意に接続すること
を可能とするスイッチ素子で、このスイッチ素子６がＭ
×Ｎ個あり、このＭ×Ｎ個のスイッチ素子６はＮ本の出
力信号それぞれについてＭ本の入力信号の中から任意の
１本を選択して送出するマトリクススイッチを構成して
いる。７は各出力信号への接続をＮ本の入力信号から選
択するとき最大Ｍ段階の優先順位を任意に設定するＭ×
Ｎ個のレジスタ、８は接続判定回路で、この接続判定回
路８は上記レジスタ７に設定された優先順位番号順に各
入力信号の障害状態を比較し出力信号に接続するか否か
を選択する接続識別手段を構成している。９はバスライ
ンを示し、１０は障害情報通知経路を示す。
【０００９】そして、Ｍ×Ｎのマトリクススイッチ切り
替えと、入力信号に障害が生じた場合に予め任意に設定
した優先順位で冗長系切り替えを行うように構成されて
いる。
替えと、入力信号に障害が生じた場合に予め任意に設定
した優先順位で冗長系切り替えを行うように構成されて
いる。
【００１０】つぎにこの図１に示す実施例の動作を説明
する。まず、本発明では、マトリクススイッチ回路ブロ
ック１中にＭ本の入力信号各々について冗長系切り替え
優先順位を設定するレジスタ７を各出力信号毎にＮ個設
けている。また、このレジスタ７は制御部４とバスライ
ン９で接続され、この制御部４から予め伝送路接続構成
情報および冗長系切り替え優先順位の設定を行う。つぎ
に、各入力信号２1 〜２m の障害状態は障害検出回路５
1 〜５mでそれぞれ検出し、各々、障害情報伝達経路１
０を介してレジスタ７に設定された入力信号の障害情報
として付加される。そして、接続判定回路８は予めレジ
スタ７に設定された冗長系優先順にチェックを行い、常
に設定されている入力信号のうち最も優先順位の高い信
号を出力信号として採用、これを出力信号３に接続する
ようスイッチ素子６を制御する。
する。まず、本発明では、マトリクススイッチ回路ブロ
ック１中にＭ本の入力信号各々について冗長系切り替え
優先順位を設定するレジスタ７を各出力信号毎にＮ個設
けている。また、このレジスタ７は制御部４とバスライ
ン９で接続され、この制御部４から予め伝送路接続構成
情報および冗長系切り替え優先順位の設定を行う。つぎ
に、各入力信号２1 〜２m の障害状態は障害検出回路５
1 〜５mでそれぞれ検出し、各々、障害情報伝達経路１
０を介してレジスタ７に設定された入力信号の障害情報
として付加される。そして、接続判定回路８は予めレジ
スタ７に設定された冗長系優先順にチェックを行い、常
に設定されている入力信号のうち最も優先順位の高い信
号を出力信号として採用、これを出力信号３に接続する
ようスイッチ素子６を制御する。
【００１１】
【発明の効果】以上説明したように本発明は、Ｍ×Ｎの
マトリクススイッチ切り替えだけでなく、入力信号に障
害が生じた場合に予め任意に設定した優先順位で冗長系
切り替えをマトリクススイッチ回路ブロック内で行うよ
うにしたので、制御部ではＮ本の出力信号の各々に着目
して、Ｍ本の入力信号の中からどのような優先順位で選
択するべきかを予めマトリクススイッチ回路ブロックに
設定しておくことで、マトリクススイッチの柔軟な回線
接続の設定機能を保ちつつ、伝送路故障による冗長系へ
の切り替え制御を高信頼度を保ちかつ高速に行うことが
できる効果がある。
マトリクススイッチ切り替えだけでなく、入力信号に障
害が生じた場合に予め任意に設定した優先順位で冗長系
切り替えをマトリクススイッチ回路ブロック内で行うよ
うにしたので、制御部ではＮ本の出力信号の各々に着目
して、Ｍ本の入力信号の中からどのような優先順位で選
択するべきかを予めマトリクススイッチ回路ブロックに
設定しておくことで、マトリクススイッチの柔軟な回線
接続の設定機能を保ちつつ、伝送路故障による冗長系へ
の切り替え制御を高信頼度を保ちかつ高速に行うことが
できる効果がある。
【図１】本発明による回線切り替え方式の一実施例を示
すブロック図である。
すブロック図である。
【図２】従来の回線切り替え方式の一例を示すブロック
図である。
図である。
１ マトリクススイッチ回路ブロック ２1 〜２m 入力信号（Ｍ本） ３1 〜３n 出力信号（Ｎ本） ４ 制御部 ５1 〜５m 入力信号障害検出回路（Ｍ個） ６ スイッチ素子 ７ 伝送路接続設定レジスタ（レジスタ） ８ 接続判定回路 ９ バスライン １０ 障害情報通知経路
Claims (1)
- 【請求項１】 Ｍ本（Ｍ：任意の自然数）の入力信号を
受信し、外部からの制御によって任意の切り替えを行
い、Ｎ本（Ｎ：任意の自然数）の出力信号を送出する装
置において、各入力信号の受信状態を監視する監視手段
と、前記Ｎ本の出力信号それぞれについてＭ本の入力信
号の中から任意の１本を選択して送出するマトリクスス
イッチと、各出力信号への接続をＭ本の入力信号から選
択するとき最大Ｍ段階の優先順位を任意に設定するＭ×
Ｎ個のレジスタと、このレジスタに設定された優先順位
番号順に各入力信号の障害状態を比較し、出力信号に接
続するか否かを選択する接続識別手段を備え、Ｍ×Ｎの
マトリクススイッチ切り替えと、入力信号に障害が生じ
た際に予め任意に設定した優先順位で冗長系切り替えを
行うようにしたことを特徴とする回線切り替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233792A JPH0554750A (ja) | 1991-08-22 | 1991-08-22 | 回線切り替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3233792A JPH0554750A (ja) | 1991-08-22 | 1991-08-22 | 回線切り替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0554750A true JPH0554750A (ja) | 1993-03-05 |
Family
ID=16960644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3233792A Pending JPH0554750A (ja) | 1991-08-22 | 1991-08-22 | 回線切り替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0554750A (ja) |
-
1991
- 1991-08-22 JP JP3233792A patent/JPH0554750A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985482B2 (en) | Cross-bar switch system with redundancy | |
| JPH06149605A (ja) | フォールトトレラントコンピュータシステム | |
| JPH0778039A (ja) | クロック選択制御方式 | |
| JPH0831856B2 (ja) | 故障信号搬送ラインを予備信号搬送ラインで置き換える装置及び方法 | |
| JPH0554750A (ja) | 回線切り替え方式 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP2750165B2 (ja) | ２重化中継回線における正常中継回線の選択方法及び装置 | |
| JPH11331374A (ja) | クロスバスイッチ装置及びその冗長化方法 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JP2970164B2 (ja) | 切替回路 | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPH04305748A (ja) | 高信頼性バス | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JP2560636B2 (ja) | プロテクション機能付ハードウェア・パッケージ装置 | |
| JPH06161912A (ja) | データバス制御方式 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JP2677200B2 (ja) | 正常系即時選択回路 | |
| JP2751941B2 (ja) | 情報処理装置 | |
| JPH04257931A (ja) | 計算機システム | |
| JPH02171845A (ja) | バス方式 | |
| JPS61286770A (ja) | 故障診断装置 | |
| JPH06202889A (ja) | 多重入出力回路系の故障検出装置 | |
| JPS6051127B2 (ja) | アドレス設定回路 | |
| JPH05134945A (ja) | バスインターフエース機構 | |
| JPH05235887A (ja) | 無瞬断クロック切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110329 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120329 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |