JPH11331374A - クロスバスイッチ装置及びその冗長化方法 - Google Patents
クロスバスイッチ装置及びその冗長化方法Info
- Publication number
- JPH11331374A JPH11331374A JP13901198A JP13901198A JPH11331374A JP H11331374 A JPH11331374 A JP H11331374A JP 13901198 A JP13901198 A JP 13901198A JP 13901198 A JP13901198 A JP 13901198A JP H11331374 A JPH11331374 A JP H11331374A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- crossbar switch
- unit
- packet data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 装置運用中にデータ転送を妨げず異常が生じ
たクロスバスイッチカードを交換、修復することができ
るクロスバスイッチ及びその冗長化方法を提供する。 【解決手段】 複数枚のＮ×Ｎクロスバスイッチカード
から成るクロスバスイッチ部と、前記クロスバスイッチ
部と複数の現用方路及び少なくとも１つの予備方路によ
り接続されたＮ個（Ｎは２以上の整数）のポート部と、
スイッチ信号に応答して設定された前記クロスバスイッ
チ部におけるスイッチの異常を検出してスイッチ異常検
出信号を出力する接続制御部とから成るクロスバスイッ
チ装置から成り、前記ポート部が前記スイッチ異常検出
信号に応答して、少なくとも１つの前記現用方路を少な
くとも１つの前記予備方路に切り替える事を特徴とする
クロスバスイッチ装置。
たクロスバスイッチカードを交換、修復することができ
るクロスバスイッチ及びその冗長化方法を提供する。 【解決手段】 複数枚のＮ×Ｎクロスバスイッチカード
から成るクロスバスイッチ部と、前記クロスバスイッチ
部と複数の現用方路及び少なくとも１つの予備方路によ
り接続されたＮ個（Ｎは２以上の整数）のポート部と、
スイッチ信号に応答して設定された前記クロスバスイッ
チ部におけるスイッチの異常を検出してスイッチ異常検
出信号を出力する接続制御部とから成るクロスバスイッ
チ装置から成り、前記ポート部が前記スイッチ異常検出
信号に応答して、少なくとも１つの前記現用方路を少な
くとも１つの前記予備方路に切り替える事を特徴とする
クロスバスイッチ装置。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode、非同期転送モード）交換機等に用
いられるクロスバースイッチ装置及びその冗長化方法に
関する。
nous Transfer Mode、非同期転送モード）交換機等に用
いられるクロスバースイッチ装置及びその冗長化方法に
関する。
【０００２】
【従来の技術】従来、Ｎ×Ｎクロスバスイッチを用いた
クロスバスイッチ装置において、その冗長方法は、（Ｎ
＋１）×Ｎ構成のクロスバスイッチとして（Ｎ＋１）番
目の予備入力方路を設けて異常が検出された場合に異常
が検出された入力方路を（Ｎ＋１）番目の予備入力方路
に迂回することにより冗長度を高めている。
クロスバスイッチ装置において、その冗長方法は、（Ｎ
＋１）×Ｎ構成のクロスバスイッチとして（Ｎ＋１）番
目の予備入力方路を設けて異常が検出された場合に異常
が検出された入力方路を（Ｎ＋１）番目の予備入力方路
に迂回することにより冗長度を高めている。
【０００３】例えば、特開平７−２６４１９８号公報に
は、この予備入力方路を設けた（Ｎ＋１）×Ｎ構成クロ
スバスイッチに関する技術が提供されている。図５は、
Ｎ＝３の場合の従来のクロスバスイッチ装置の構成を示
す図である。本構成は（Ｎ＋１）本の入力方路７４と、
Ｎ本の出力方路７６から構成されるクロスバスイッチ装
置において、（Ｎ＋１）本の入力方路７４のうちの１本
を予備方路４８とし、残りＮ本を現用方路４６としてい
る。これは（Ｎ＋１）本の入力方路７４に対して空間ス
イッチ７８を挿入し、Ｎ本の現用方路４６のうち任意の
１本を予備方路４８に切り替えている。Ｎ本の現用方路
４６のうちある１本、あるいはある接続ポイントの一部
が異常の場合、空間スイッチ７８により予備方路４８へ
切り替えてデータを迂回させる。
は、この予備入力方路を設けた（Ｎ＋１）×Ｎ構成クロ
スバスイッチに関する技術が提供されている。図５は、
Ｎ＝３の場合の従来のクロスバスイッチ装置の構成を示
す図である。本構成は（Ｎ＋１）本の入力方路７４と、
Ｎ本の出力方路７６から構成されるクロスバスイッチ装
置において、（Ｎ＋１）本の入力方路７４のうちの１本
を予備方路４８とし、残りＮ本を現用方路４６としてい
る。これは（Ｎ＋１）本の入力方路７４に対して空間ス
イッチ７８を挿入し、Ｎ本の現用方路４６のうち任意の
１本を予備方路４８に切り替えている。Ｎ本の現用方路
４６のうちある１本、あるいはある接続ポイントの一部
が異常の場合、空間スイッチ７８により予備方路４８へ
切り替えてデータを迂回させる。
【０００４】
【発明が解決しようとする課題】しかし、この従来技術
においては次のような問題点がある。その問題点とは、
装置運用状態のままでは異常箇所の修復処置ができな
い、ということである。その理由は、クロスバスイッチ
装置という構成上、現用方路４６から来るデータも必ず
予備方路４８の為に設けられた接続ポイントを通過する
ことになり、現用方路４６と予備方路４８との間に因果
関係ができてしまう為である。同一のカード上で現用方
路４６と予備方路４８を設けた場合、現用方路４６の異
常箇所を修復しようとすると、予備方路４８から迂回し
ているデータにも影響を及ぼすことになる。又現用方路
４６と予備方路４８を別々のクロスバスイッチカードで
構成しても、両カード間に伝送路が存在する為、現用方
路４６と予備方路４８は常に装備されていないとデータ
転送が行えない。
においては次のような問題点がある。その問題点とは、
装置運用状態のままでは異常箇所の修復処置ができな
い、ということである。その理由は、クロスバスイッチ
装置という構成上、現用方路４６から来るデータも必ず
予備方路４８の為に設けられた接続ポイントを通過する
ことになり、現用方路４６と予備方路４８との間に因果
関係ができてしまう為である。同一のカード上で現用方
路４６と予備方路４８を設けた場合、現用方路４６の異
常箇所を修復しようとすると、予備方路４８から迂回し
ているデータにも影響を及ぼすことになる。又現用方路
４６と予備方路４８を別々のクロスバスイッチカードで
構成しても、両カード間に伝送路が存在する為、現用方
路４６と予備方路４８は常に装備されていないとデータ
転送が行えない。
【０００５】本発明は以上の問題点を解決し、装置運用
中にデータ転送を妨げず異常クロスバスイッチカードを
交換、修復することを可能とするクロスバスイッチ装置
及びその冗長方式を提供する事を目的とする。
中にデータ転送を妨げず異常クロスバスイッチカードを
交換、修復することを可能とするクロスバスイッチ装置
及びその冗長方式を提供する事を目的とする。
【０００６】上記問題を解決する為に、本発明における
クロスバスイッチ装置は、複数枚のＮ×Ｎクロスバスイ
ッチカードから成るクロスバスイッチ部と、前記クロス
バスイッチ部と複数の現用方路及び少なくとも１つの予
備方路により接続されたＮ個（Ｎは２以上の整数）のポ
ート部と、スイッチ信号に応答して設定された前記クロ
スバスイッチ部におけるスイッチの異常を検出してスイ
ッチ異常検出信号を出力する接続制御部とから成るクロ
スバスイッチ装置から成り、前記ポート部が前記スイッ
チ異常検出信号に応答して、少なくとも１つの前記現用
方路を少なくとも１つの前記予備方路に切り替える事を
特徴とする。
クロスバスイッチ装置は、複数枚のＮ×Ｎクロスバスイ
ッチカードから成るクロスバスイッチ部と、前記クロス
バスイッチ部と複数の現用方路及び少なくとも１つの予
備方路により接続されたＮ個（Ｎは２以上の整数）のポ
ート部と、スイッチ信号に応答して設定された前記クロ
スバスイッチ部におけるスイッチの異常を検出してスイ
ッチ異常検出信号を出力する接続制御部とから成るクロ
スバスイッチ装置から成り、前記ポート部が前記スイッ
チ異常検出信号に応答して、少なくとも１つの前記現用
方路を少なくとも１つの前記予備方路に切り替える事を
特徴とする。
【０００７】又前記ポート部が、転送パケットデータの
分割数に応じて、前記パケットデータをビットスライス
する為の第一のバッファ部と、前記スイッチ異常通知信
号を受け、制御信号を出力する為の迂回制御部と、前記
制御信号に応答し、前記現用方路において転送される前
記転送パケットデータを前記予備方路に迂回させる為の
セレクタと、前記制御信号に応答して、前記現用方路及
び前記予備方路からの前記転送パケットデータを受け、
前記パケットデータを出力する為の第二のバッファ部か
ら成る事を特徴とする。
分割数に応じて、前記パケットデータをビットスライス
する為の第一のバッファ部と、前記スイッチ異常通知信
号を受け、制御信号を出力する為の迂回制御部と、前記
制御信号に応答し、前記現用方路において転送される前
記転送パケットデータを前記予備方路に迂回させる為の
セレクタと、前記制御信号に応答して、前記現用方路及
び前記予備方路からの前記転送パケットデータを受け、
前記パケットデータを出力する為の第二のバッファ部か
ら成る事を特徴とする。
【０００８】更に前記接続制御部が、クロック信号を発
生する為のクロック信号発生器と、クロック信号に基づ
いてタイミング信号を発生する為のスイッチタイミング
回路と、前記タイミング信号に応答して、スイッチ信号
に基づいて設定された前記クロスバスイッチ部を設定
し、又前記ポート部の前記送信部及び前記受信部に対し
て接続応答信号を出力する為の接続処理部と、前記タイ
ミング信号に応答して、前記クロスバスイッチ部から異
常検出信号を受け、前記スイッチ異常通知信号を出力す
る為の異常処理部とから成る事を特徴とする。
生する為のクロック信号発生器と、クロック信号に基づ
いてタイミング信号を発生する為のスイッチタイミング
回路と、前記タイミング信号に応答して、スイッチ信号
に基づいて設定された前記クロスバスイッチ部を設定
し、又前記ポート部の前記送信部及び前記受信部に対し
て接続応答信号を出力する為の接続処理部と、前記タイ
ミング信号に応答して、前記クロスバスイッチ部から異
常検出信号を受け、前記スイッチ異常通知信号を出力す
る為の異常処理部とから成る事を特徴とする。
【０００９】
【発明の実施の形態】次に本発明であるクロスバスイッ
チ装置について、添付図面を参照して以下に詳細を説明
する。最初に本発明の第一の実施形態に係るクロスバス
イッチ装置について説明する。
チ装置について、添付図面を参照して以下に詳細を説明
する。最初に本発明の第一の実施形態に係るクロスバス
イッチ装置について説明する。
【００１０】図１にクロスバスイッチ装置の構成を示
す。図１を参照して、本構成は、Ｎ枚のクロスバスイッ
チカード２４と予備クロスバスイッチカード２８からな
るクロスバスイッチ部２６と、周辺回路としてのＮ個の
ポート部（図中２個、ポート番号は１及び２）及び接続
制御部３０で構成される。
す。図１を参照して、本構成は、Ｎ枚のクロスバスイッ
チカード２４と予備クロスバスイッチカード２８からな
るクロスバスイッチ部２６と、周辺回路としてのＮ個の
ポート部（図中２個、ポート番号は１及び２）及び接続
制御部３０で構成される。
【００１１】図１を参照すると、Ｎ個のポートを収容し
任意の２ポート間スイッチ機能を実現するクロスバスイ
ッチ部２６は、Ｎポート分の多ビット信号線を収容する
為に、同一で複数枚のＮ×Ｎクロスバスイッチカード２
４に分割されて構成され、又迂回用に予備クロスバスイ
ッチカード２８を備えている。パケットデータ８０の送
信及び受信を行う各ポート部１及び２のポート送信部１
１及び２１、ポート受信部１２及び２２は、複数枚のＮ
×Ｎクロスバスイッチカード２４で構成されたクロスバ
スイッチ部２６に対してパケットデータが有するデータ
パス信号線をＮ×Ｎクロスバスイッチカード２４の総数
分にビットスライスして接続される。
任意の２ポート間スイッチ機能を実現するクロスバスイ
ッチ部２６は、Ｎポート分の多ビット信号線を収容する
為に、同一で複数枚のＮ×Ｎクロスバスイッチカード２
４に分割されて構成され、又迂回用に予備クロスバスイ
ッチカード２８を備えている。パケットデータ８０の送
信及び受信を行う各ポート部１及び２のポート送信部１
１及び２１、ポート受信部１２及び２２は、複数枚のＮ
×Ｎクロスバスイッチカード２４で構成されたクロスバ
スイッチ部２６に対してパケットデータが有するデータ
パス信号線をＮ×Ｎクロスバスイッチカード２４の総数
分にビットスライスして接続される。
【００１２】接続制御部３０は、接続処理部３６、クロ
ック信号発生器３２、タイミング回路３４及び異常処理
部７６により構成される。接続処理部は各ポート部１及
び２のポート送信部１１及び２１からパケットデータ転
送の為の接続要求信号５２を、又ポート受信部１２及び
２２からは接続拒否信号５６及び接続応答信号５８を受
け、これらの情報に基づいてクロスバスイッチ部２６に
おける前接続ポイントをスイッチし、スイッチ信号４１
及びポート送信部及び受信部に対して接続応答信号５４
及び５８を出力する。これにより単位スイッチサイクル
当たりにＮ対のデータパケットが転送される。タイミン
グ回路３４はクロック信号発生器３２から出力されるク
ロック信号に基づいてタイミング信号４３を発生する。
このタイミング信号４３に同期して、上述の接続処理部
３６は接続応答信号５４及び５８を送信し、又スイッチ
信号を出力することによりクロスバスイッチ部２６にお
ける前接続ポイントを一斉にスイッチできる。
ック信号発生器３２、タイミング回路３４及び異常処理
部７６により構成される。接続処理部は各ポート部１及
び２のポート送信部１１及び２１からパケットデータ転
送の為の接続要求信号５２を、又ポート受信部１２及び
２２からは接続拒否信号５６及び接続応答信号５８を受
け、これらの情報に基づいてクロスバスイッチ部２６に
おける前接続ポイントをスイッチし、スイッチ信号４１
及びポート送信部及び受信部に対して接続応答信号５４
及び５８を出力する。これにより単位スイッチサイクル
当たりにＮ対のデータパケットが転送される。タイミン
グ回路３４はクロック信号発生器３２から出力されるク
ロック信号に基づいてタイミング信号４３を発生する。
このタイミング信号４３に同期して、上述の接続処理部
３６は接続応答信号５４及び５８を送信し、又スイッチ
信号を出力することによりクロスバスイッチ部２６にお
ける前接続ポイントを一斉にスイッチできる。
【００１３】次に、データパケットの送信及び受信を行
う各ポート部１，２の詳細な構成について説明する。図
２は本発明の第一の実施形態に係る各ポート部１及び２
の構成を示すブロック図である。尚本図においては、現
用方路１又は２を予備方路に切り替える為の構成を示し
ている。（図１に示した接続制御部３０との間で送受信
される信号５２、５４、５６及び５８を送受信する為の
機能については示していない。） 各ポート部１及び２
は同一構成の為、以下は、ポート部１を例にとり説明す
る。図２を参照して、ポート部１は、ポート送信部１
１，ポート受信部１２、迂回制御部６６から成る。ポー
ト送信部１１は第一のバッファ部６１及びセレクタ６０
を備え、又ポート受信部１２は第二のバッファ部６２を
備えている。
う各ポート部１，２の詳細な構成について説明する。図
２は本発明の第一の実施形態に係る各ポート部１及び２
の構成を示すブロック図である。尚本図においては、現
用方路１又は２を予備方路に切り替える為の構成を示し
ている。（図１に示した接続制御部３０との間で送受信
される信号５２、５４、５６及び５８を送受信する為の
機能については示していない。） 各ポート部１及び２
は同一構成の為、以下は、ポート部１を例にとり説明す
る。図２を参照して、ポート部１は、ポート送信部１
１，ポート受信部１２、迂回制御部６６から成る。ポー
ト送信部１１は第一のバッファ部６１及びセレクタ６０
を備え、又ポート受信部１２は第二のバッファ部６２を
備えている。
【００１４】外部からの多ビット構成のパケットデータ
８０は第一のバッファ部により、複数枚のＮ×Ｎクロス
バスイッチカード２４の枚数分にそのデータパス信号線
がビットスライスされ、このビットスライスされた転送
パケットデータ８２は現用方路（図中では現用方路１及
び現用方路２）６８及び７０を通して各Ｎ×Ｎクロスバ
スイッチカード２４へ転送する。迂回制御部６６は接続
制御部３０からのスイッチ異常通知信号４２を受け、現
用方路から予備方路に切り替えて転送パケットデータを
転送する為に、スイッチ異常通知信号４２に基づいて制
御信号６４を発生させる。セレクタ６０は制御信号６４
に従う転送パケットデータ８２のいずれかを予備方路７
２へ迂回させ、又第二のバッファ部６２は制御信号６４
に従い現用方路１（６８）及び現用方路２（７０）と予
備方路７２から転送パケットデータ８２を受け、パケッ
トデータ８０を復元する。
８０は第一のバッファ部により、複数枚のＮ×Ｎクロス
バスイッチカード２４の枚数分にそのデータパス信号線
がビットスライスされ、このビットスライスされた転送
パケットデータ８２は現用方路（図中では現用方路１及
び現用方路２）６８及び７０を通して各Ｎ×Ｎクロスバ
スイッチカード２４へ転送する。迂回制御部６６は接続
制御部３０からのスイッチ異常通知信号４２を受け、現
用方路から予備方路に切り替えて転送パケットデータを
転送する為に、スイッチ異常通知信号４２に基づいて制
御信号６４を発生させる。セレクタ６０は制御信号６４
に従う転送パケットデータ８２のいずれかを予備方路７
２へ迂回させ、又第二のバッファ部６２は制御信号６４
に従い現用方路１（６８）及び現用方路２（７０）と予
備方路７２から転送パケットデータ８２を受け、パケッ
トデータ８０を復元する。
【００１５】次に、図１のクロスバスイッチ装置の障害
時における冗長切り替え動作について、図面を参照して
詳細に説明する。通常、Ｎケのポートを収容し任意の２
ポート間スイッチ機能を実現する為に複数枚のクロスバ
スイッチカードで構成されるクロスバスイッチ装置は、
パケットデータ８０の送信及び受信を行う各ポート部
１、２、・・、Ｎがデータを転送したい相手ポート部
１、２、・・、Ｎを接続制御部３０に通知することによ
り、その接続制御部３０がＮ個のポートの送信部及び受
信部から受けたこれらの接続要求及び接続拒否情報（接
続要求信号５４及び接続拒否信号５６）を基に全接続ポ
イントを決定し、各ポート部１、２、・・Ｎの送信部及
び受信部に対して接続応答信号５４及び５８により応答
した後、各ポート部１、２、・・Ｎからデータパケット
８０が複数枚のＮ×Ｎクロスバスイッチカード２４に対
してビットスライスされ転送パケットデータ８２として
転送される。これを単位スイッチサイクル毎に繰り返し
実行している。本発明によるクロスバスイッチ装置は、
この複数枚のＮ×Ｎクロスバスイッチカード２４のある
１枚に異常が検出された場合に、異常が検出されたＮ×
Ｎクロスバスイッチカードに伝送される転送パケットデ
ータ８２を予備クロスバスイッチカード２８へ無瞬断で
迂回させることを可能とする。
時における冗長切り替え動作について、図面を参照して
詳細に説明する。通常、Ｎケのポートを収容し任意の２
ポート間スイッチ機能を実現する為に複数枚のクロスバ
スイッチカードで構成されるクロスバスイッチ装置は、
パケットデータ８０の送信及び受信を行う各ポート部
１、２、・・、Ｎがデータを転送したい相手ポート部
１、２、・・、Ｎを接続制御部３０に通知することによ
り、その接続制御部３０がＮ個のポートの送信部及び受
信部から受けたこれらの接続要求及び接続拒否情報（接
続要求信号５４及び接続拒否信号５６）を基に全接続ポ
イントを決定し、各ポート部１、２、・・Ｎの送信部及
び受信部に対して接続応答信号５４及び５８により応答
した後、各ポート部１、２、・・Ｎからデータパケット
８０が複数枚のＮ×Ｎクロスバスイッチカード２４に対
してビットスライスされ転送パケットデータ８２として
転送される。これを単位スイッチサイクル毎に繰り返し
実行している。本発明によるクロスバスイッチ装置は、
この複数枚のＮ×Ｎクロスバスイッチカード２４のある
１枚に異常が検出された場合に、異常が検出されたＮ×
Ｎクロスバスイッチカードに伝送される転送パケットデ
ータ８２を予備クロスバスイッチカード２８へ無瞬断で
迂回させることを可能とする。
【００１６】図３を参照して、接続制御部３０は、クロ
ック信号発生器３２のクロック信号を入力信号とするタ
イミング回路３４が出力するタイミング信号４３に同期
してクロスバスイッチ部２６の全接続ポイントを接続処
理部３６から一斉にスイッチする。又各ポート部１及び
２の送信部及び受信部に対する接続応答信号５４及び５
８の送信においてもタイミング回路３４のタイミング信
号４３に同期して行われ、現用方路１及び２への転送パ
ケットデータ８２が転送される。接続制御部３０のスイ
ッチ異常検出部３１における異常処理部３８は、異常検
出信号４０から複数枚のカードで構成されたクロスバス
イッチ部２６のうちのある１枚のＮ×Ｎクロスバスイッ
チカード２４に異常を検出すると、タイミング回路３４
が出力するタイミング信号４３に同期して各ポート部１
及び２に対して異常のあるＮ×Ｎクロスバスイッチカー
ド２４をスイッチ異常通知信号４２により通知する。ス
イッチ異常通知信号４２は、異常のあるＮ×Ｎクロスバ
スイッチカード２４が正常になるまでレベル出力され、
迂回制御部６６によりエンコードされた制御信号６４で
各ポート部１及び２のセレクタ６０、及び第二のバッフ
ァ部６２を制御し、異常のあるＮ×Ｎクロスバスイッチ
カード２４に転送されている転送パケットデータ８２を
予備方路７２へ迂回、即ち予備クロスバスイッチカード
２８への切り替えを行う。タイミング回路３４が出力す
るタイミング信号は、転送パケットデータ８２を単位ス
イッチサイクル毎に転送するタイミングと同等である
為、正常な現用方路に転送されている転送パケットデー
タ８２へ影響を及ぼすことなく無瞬断で切り替えられ
る。
ック信号発生器３２のクロック信号を入力信号とするタ
イミング回路３４が出力するタイミング信号４３に同期
してクロスバスイッチ部２６の全接続ポイントを接続処
理部３６から一斉にスイッチする。又各ポート部１及び
２の送信部及び受信部に対する接続応答信号５４及び５
８の送信においてもタイミング回路３４のタイミング信
号４３に同期して行われ、現用方路１及び２への転送パ
ケットデータ８２が転送される。接続制御部３０のスイ
ッチ異常検出部３１における異常処理部３８は、異常検
出信号４０から複数枚のカードで構成されたクロスバス
イッチ部２６のうちのある１枚のＮ×Ｎクロスバスイッ
チカード２４に異常を検出すると、タイミング回路３４
が出力するタイミング信号４３に同期して各ポート部１
及び２に対して異常のあるＮ×Ｎクロスバスイッチカー
ド２４をスイッチ異常通知信号４２により通知する。ス
イッチ異常通知信号４２は、異常のあるＮ×Ｎクロスバ
スイッチカード２４が正常になるまでレベル出力され、
迂回制御部６６によりエンコードされた制御信号６４で
各ポート部１及び２のセレクタ６０、及び第二のバッフ
ァ部６２を制御し、異常のあるＮ×Ｎクロスバスイッチ
カード２４に転送されている転送パケットデータ８２を
予備方路７２へ迂回、即ち予備クロスバスイッチカード
２８への切り替えを行う。タイミング回路３４が出力す
るタイミング信号は、転送パケットデータ８２を単位ス
イッチサイクル毎に転送するタイミングと同等である
為、正常な現用方路に転送されている転送パケットデー
タ８２へ影響を及ぼすことなく無瞬断で切り替えられ
る。
【００１７】次に、本発明の第二の実施形態に係るクロ
スバスイッチ装置について図面を参照して詳細に説明す
る。図４は本発明の第二の実施形態に係るクロスバスイ
ッチ装置におけるポート部１及び２の構成を示すブロッ
ク図である。図４を参照して、本構成は図２に示した構
成と比較して、ポート部１に接続される予備方路が１本
増え、セレクタ６０、第二のバッファ部６２におけるバ
ッファが追加されて、予備クロスバスイッチカード２８
を２枚備えることができるようになっている。これは、
複数枚のカードで構成されたクロスバスイッチ部２６の
うち２枚のＮ×Ｎクロスバスイッチカード２４に異常が
起きた場合、１枚の予備クロスバスイッチカード２８だ
けでは迂回するための予備方路が１本しかないため、迂
回しきれず転送パケットデータ８２が転送不可能状態と
なることを回避する為である。本第二の実施形態では、
予備クロスバスイッチカード２８を２枚備えて予備方路
を２本にすることにより、２枚のＮ×Ｎクロスバスイッ
チカード２４とこれに接続される２本の現用方路の異常
に対しても正常なデータ転送が可能であり、クロスバス
イッチ装置の冗長度をより高めることができる。本第二
の実施形態の更なる変形としては３枚、４枚と予備方路
を設ける事もできるが、異常の発生確率との相関で最適
枚数が設計的に決められる。
スバスイッチ装置について図面を参照して詳細に説明す
る。図４は本発明の第二の実施形態に係るクロスバスイ
ッチ装置におけるポート部１及び２の構成を示すブロッ
ク図である。図４を参照して、本構成は図２に示した構
成と比較して、ポート部１に接続される予備方路が１本
増え、セレクタ６０、第二のバッファ部６２におけるバ
ッファが追加されて、予備クロスバスイッチカード２８
を２枚備えることができるようになっている。これは、
複数枚のカードで構成されたクロスバスイッチ部２６の
うち２枚のＮ×Ｎクロスバスイッチカード２４に異常が
起きた場合、１枚の予備クロスバスイッチカード２８だ
けでは迂回するための予備方路が１本しかないため、迂
回しきれず転送パケットデータ８２が転送不可能状態と
なることを回避する為である。本第二の実施形態では、
予備クロスバスイッチカード２８を２枚備えて予備方路
を２本にすることにより、２枚のＮ×Ｎクロスバスイッ
チカード２４とこれに接続される２本の現用方路の異常
に対しても正常なデータ転送が可能であり、クロスバス
イッチ装置の冗長度をより高めることができる。本第二
の実施形態の更なる変形としては３枚、４枚と予備方路
を設ける事もできるが、異常の発生確率との相関で最適
枚数が設計的に決められる。
【００１８】
【発明の効果】本発明のクロスバスイッチ装置及びその
冗長化方法によれば以下の効果がある。第１の効果は、
Ｎ×Ｎクロスバスイッチのある一部の接続ポイントおよ
び伝送路に異常が起きてもデータの転送が行えることで
ある。その理由は、冗長として予備クロスバスイッチカ
ードが設けられており、異常検出時にはデータを予備方
路へ迂回できる為である。
冗長化方法によれば以下の効果がある。第１の効果は、
Ｎ×Ｎクロスバスイッチのある一部の接続ポイントおよ
び伝送路に異常が起きてもデータの転送が行えることで
ある。その理由は、冗長として予備クロスバスイッチカ
ードが設けられており、異常検出時にはデータを予備方
路へ迂回できる為である。
【００１９】第２の効果は、予備クロスバスイッチカー
ドへの接続の切り替えを無瞬断で行えることである。そ
の理由は、Ｎ×Ｎクロスバスイッチの全接続ポイントを
スイッチするタイミングで予備クロスバスイッチカード
への冗長切り替えを行っており、パケットデータの転送
タイミングにおいても同一タイミングで行っている為で
ある。
ドへの接続の切り替えを無瞬断で行えることである。そ
の理由は、Ｎ×Ｎクロスバスイッチの全接続ポイントを
スイッチするタイミングで予備クロスバスイッチカード
への冗長切り替えを行っており、パケットデータの転送
タイミングにおいても同一タイミングで行っている為で
ある。
【００２０】第３の効果は、運用中装置を停止すること
なく異常なクロスバスイッチカードの交換を行えること
である。その理由は、現用方路を収容するクロスバスイ
ッチカードと迂回用の予備方路を収容する予備クロスバ
スイッチカードとの間には、因果関係がなく、現用方路
を収容するクロスバスイッチカードが無くても、通常の
クロスバスイッチと同等に動作するためである。また、
異常カードが正常になるまで迂回されつづけるためであ
る。
なく異常なクロスバスイッチカードの交換を行えること
である。その理由は、現用方路を収容するクロスバスイ
ッチカードと迂回用の予備方路を収容する予備クロスバ
スイッチカードとの間には、因果関係がなく、現用方路
を収容するクロスバスイッチカードが無くても、通常の
クロスバスイッチと同等に動作するためである。また、
異常カードが正常になるまで迂回されつづけるためであ
る。
【図１】図１は、本発明の第一の実施形態を説明する為
のクロスバスイッチ装置の全体構成を示すブロック図で
ある。
のクロスバスイッチ装置の全体構成を示すブロック図で
ある。
【図２】図２は、本発明の第一の実施形態を説明する為
のクロスバスイッチ装置におけるポート部の構成を示す
ブロック図である。
のクロスバスイッチ装置におけるポート部の構成を示す
ブロック図である。
【図３】図３は、図１に示したクロスバスイッチ装置の
冗長切り替え動作を説明する為のタイミング図である。
冗長切り替え動作を説明する為のタイミング図である。
【図４】図４は、本発明の第二の実施形態を説明する為
のクロスバスイッチ装置におけるのポート部の構成を示
すブロック図である。
のクロスバスイッチ装置におけるのポート部の構成を示
すブロック図である。
【図５】図５は、従来の（Ｎ＋１）×Ｎクロスバスイッ
チの構成を示すブロック図である。
チの構成を示すブロック図である。
１，２ ：ポート部 １１，２１ ：ポート送信部 １２，２２ ：ポート受信部 ２４ ：Ｎ×Ｎクロスバスイッチカード ２６ ：クロスバスイッチ部 ２８ ：予備クロスバスイッチカード ３０ ：接続制御部 ３２ ：クロック信号発生器 ３４ ：スイッチタイミング回路 ３６ ：接続処理部 ３８ ：異常処理部 ４０ ：異常検出信号 ４１ ：スイッチ信号 ４２ ：スイッチ異常通知信号 ４３ ：タイミング信号 ４６ ：現用方路 ４８ ：予備方路 ５２ ：接続要求信号 ５４ ：接続応答信号 ５６ ：接続拒否信号 ５８ ：接続応答信号 ６０ ：セレクタ ６１ ：第一のバッファ部 ６２ ：第二のバッファ部 ６４ ：制御信号 ６６ ：迂回制御部 ６８ ：現用方路１ ７０ ：現用方路２ ７２ ：予備方路 ８０ ：パケットデータ ８２ ：転送パケットデータ
Claims (9)
- 【請求項１】 複数枚のＮ×Ｎクロスバスイッチカード
から成るクロスバスイッチ部と、前記クロスバスイッチ
部と複数の現用方路及び少なくとも１つの予備方路によ
り接続されたＮ個（Ｎは２以上の整数）のポート部と、
スイッチ信号に応答して設定された前記クロスバスイッ
チ部におけるスイッチの異常を検出してスイッチ異常検
出信号を出力する接続制御部とから成るクロスバスイッ
チ装置から成り、前記ポート部が前記スイッチ異常検出
信号に応答して、少なくとも１つの前記現用方路を少な
くとも１つの前記予備方路に切り替える事を特徴とする
クロスバスイッチ装置。 - 【請求項２】 前記ポート部が、転送パケットデータの
分割数に応じて、前記パケットデータをビットスライス
する為の第一のバッファ部と、前記スイッチ異常通知信
号を受け、制御信号を出力する為の迂回制御部と、前記
制御信号に応答し、前記現用方路において転送される前
記転送パケットデータを前記予備方路に迂回させる為の
セレクタと、前記制御信号に応答して、前記現用方路及
び前記予備方路からの前記転送パケットデータを受け、
前記パケットデータを出力する為の第二のバッファ部か
ら成る事を特徴とする請求項１記載のクロスバスイッチ
装置。 - 【請求項３】 前記接続制御部が、クロック信号を発生
する為のクロック信号発生器と、クロック信号に基づい
てタイミング信号を発生する為のスイッチタイミング回
路と、前記タイミング信号に応答して、スイッチ信号に
基づいて設定された前記クロスバスイッチ部を設定し、
又前記ポート部の前記送信部及び前記受信部に対して接
続応答信号を出力する為の接続処理部と、前記タイミン
グ信号に応答して、前記クロスバスイッチ部から異常検
出信号を受け、前記スイッチ異常通知信号を出力する為
の異常処理部とから成る事を特徴とする請求項１記載の
クロスバスイッチ装置。 - 【請求項４】 第１の前記ポート部において前記転送パ
ケットデータを前記クロスバスイッチ部に転送させるス
テップと、前記異常検出信号を受け、前記スイッチ異常
通知信号を出力するステップと、前記スイッチ異常通知
信号を受け、前記制御信号に基づいて少なくとも１つの
前記現用方路を少なくとも１つの前記予備方路に切り替
えるステップとから成る事を特徴とするクロスバスイッ
チ装置の冗長化方法。 - 【請求項５】 第１の前記ポート部において前記転送パ
ケットデータを前記クロスバスイッチ部に転送させるス
テップが、前記ポート部から接続要求信号及び接続拒否
信号を受け、前記タイミング信号に基づいて前記スイッ
チ信号及び前記接続応答信号を出力するステップと、前
記接続応答信号を受け、前記パケットデータを前記分割
数にビットスライスし、前記転送パケットデータを前記
現用方路により前記クロスバスイッチ部に転送させるス
テップとから成ることを特徴とする請求項４記載のクロ
スバスイッチ装置の冗長化方法。 - 【請求項６】 前記異常検出信号を受け、前記スイッチ
異常通知信号を出力するステップが、前記タイミング信
号を発生するステップと、前記異常検出信号を受け、前
記タイミング信号に同期して前記スイッチ異常通知信号
を出力するステップとから成ることを特徴とする請求項
４記載のクロスバスイッチ装置の冗長化方法。 - 【請求項７】 第１の前記ポート部において前記転送パ
ケットデータを前記クロスバスイッチ部に転送させる機
能と、前記異常検出信号を受け、前記スイッチ異常通知
信号を出力する機能と、前記スイッチ異常通知信号を受
け、前記制御信号に基づいて少なくとも１つの前記現用
方路を少なくとも１つの前記予備方路に切り替える機能
とから成る事を特徴とするクロスバスイッチ装置の冗長
化方法。 - 【請求項８】 第１の前記ポート部において前記転送パ
ケットデータを前記クロスバスイッチ部に転送させる機
能が、前記ポート部から接続要求信号及び接続拒否信号
を受け、前記タイミング信号に基づいて前記スイッチ信
号及び前記接続応答信号を出力する機能と、前記接続応
答信号を受け、前記パケットデータを前記分割数にビッ
トスライスし、前記転送パケットデータを前記現用方路
により前記クロスバスイッチ部に転送させる機能とから
成ることを特徴とする請求項４記載のクロスバスイッチ
装置の冗長化方法。 - 【請求項９】 前記異常検出信号を受け、前記スイッチ
異常通知信号を出力する機能が、前記タイミング信号を
発生する機能と、前記異常検出信号を受け、前記タイミ
ング信号に同期して前記スイッチ異常通知信号を出力す
る機能とから成ることを特徴とする請求項４記載のクロ
スバスイッチ装置の冗長化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13901198A JPH11331374A (ja) | 1998-05-20 | 1998-05-20 | クロスバスイッチ装置及びその冗長化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13901198A JPH11331374A (ja) | 1998-05-20 | 1998-05-20 | クロスバスイッチ装置及びその冗長化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11331374A true JPH11331374A (ja) | 1999-11-30 |
Family
ID=15235405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13901198A Pending JPH11331374A (ja) | 1998-05-20 | 1998-05-20 | クロスバスイッチ装置及びその冗長化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11331374A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985482B2 (en) | 2000-03-09 | 2006-01-10 | Nec Corporation | Cross-bar switch system with redundancy |
| JP2007006540A (ja) * | 2000-11-21 | 2007-01-11 | Transwitch Corp | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 |
| JP2013145554A (ja) * | 2011-12-28 | 2013-07-25 | Altera Corp | リルート可能なダイ間通信を用いるマルチチップモジュール |
| JP2016212516A (ja) * | 2015-04-30 | 2016-12-15 | 富士通株式会社 | バス接続対象装置，ストレージ制御装置およびバス通信システム |
-
1998
- 1998-05-20 JP JP13901198A patent/JPH11331374A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985482B2 (en) | 2000-03-09 | 2006-01-10 | Nec Corporation | Cross-bar switch system with redundancy |
| JP2007006540A (ja) * | 2000-11-21 | 2007-01-11 | Transwitch Corp | 単一の通信スイッチを経てａｔｍ、ｔｄｍ及びパケットデータを交換するための方法及び装置 |
| JP2013145554A (ja) * | 2011-12-28 | 2013-07-25 | Altera Corp | リルート可能なダイ間通信を用いるマルチチップモジュール |
| JP2016212516A (ja) * | 2015-04-30 | 2016-12-15 | 富士通株式会社 | バス接続対象装置，ストレージ制御装置およびバス通信システム |
| US10268560B2 (en) | 2015-04-30 | 2019-04-23 | Fujitsu Limited | Bus connection target device, storage control device and bus communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319632A (en) | Transmission network in which a communication path is automatically restored in accordance with occurrence of a failure in a distributed way | |
| JPH07264231A (ja) | 回線切替え方式 | |
| JPH11127129A (ja) | 端末装置への回線障害通知方式 | |
| JP2849819B2 (ja) | 交換機 | |
| JP2001256203A (ja) | 冗長構成クロスバスイッチシステム | |
| US6859430B1 (en) | Protection switching of virtual connections | |
| JPH0778039A (ja) | クロック選択制御方式 | |
| US6940810B1 (en) | Protection switching of virtual connections at the data link layer | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| US6941486B1 (en) | Method and device for optimizing the transmission safety and the defect tolerance in high-bit-rate data networks | |
| JPH11331374A (ja) | クロスバスイッチ装置及びその冗長化方法 | |
| US6333915B1 (en) | On-line line monitor system | |
| JP2697395B2 (ja) | 伝送路切替装置 | |
| JP3250778B2 (ja) | 短瞬断切替回路および無瞬断切替回路 | |
| KR0152229B1 (ko) | 시스팀의 이중화를 위한 저가형 이중화 노드 | |
| JP4014714B2 (ja) | リングシステムの接続切替回路 | |
| JP3270924B2 (ja) | リング型伝送装置のバイパス制御方式 | |
| JPH1065696A (ja) | 通信ネットワークおよび障害通知方法 | |
| JPH0244845A (ja) | 障害切替方式 | |
| JP2570197B2 (ja) | 信号切換装置 | |
| JP3436241B2 (ja) | 無線通信装置における冗長化ベースバンド部 | |
| JPH11243385A (ja) | クロック切替機能監視システム | |
| JP3323977B2 (ja) | 信号切替回路 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JP2946731B2 (ja) | 冗長系の選択切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020731 |