JP3250778B2 - 短瞬断切替回路および無瞬断切替回路 - Google Patents
短瞬断切替回路および無瞬断切替回路Info
- Publication number
- JP3250778B2 JP3250778B2 JP5020195A JP5020195A JP3250778B2 JP 3250778 B2 JP3250778 B2 JP 3250778B2 JP 5020195 A JP5020195 A JP 5020195A JP 5020195 A JP5020195 A JP 5020195A JP 3250778 B2 JP3250778 B2 JP 3250778B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- selector
- switching circuit
- transmission line
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【産業上の利用分野】本発明は、ＡＴＭ（Asynchronous
Transfer Mode）送受信装置において、現用伝送路と予
備伝送路との間の切り替えを行う短瞬断切替回路および
無瞬断切替回路に関する。
Transfer Mode）送受信装置において、現用伝送路と予
備伝送路との間の切り替えを行う短瞬断切替回路および
無瞬断切替回路に関する。
【０００２】
【従来の技術】ＡＴＭシステムでは、図９に示すような
５バイト×８ビットのヘッダ部と、48バイト×８ビット
のインフォメーションフィールド部をもつＡＴＭセルが
順次伝送されている。このようなＡＴＭシステムにおい
て、従来からＡＴＭセルを伝送する伝送路を二重化し、
現用系の伝送路に故障が発生したときに予備系の伝送路
に切り替えることにより、故障救済を行う伝送路切替回
路が用いられていた。図１０は、従来の伝送路切替回路
の構成例を示す。
５バイト×８ビットのヘッダ部と、48バイト×８ビット
のインフォメーションフィールド部をもつＡＴＭセルが
順次伝送されている。このようなＡＴＭシステムにおい
て、従来からＡＴＭセルを伝送する伝送路を二重化し、
現用系の伝送路に故障が発生したときに予備系の伝送路
に切り替えることにより、故障救済を行う伝送路切替回
路が用いられていた。図１０は、従来の伝送路切替回路
の構成例を示す。
【０００３】図において、現用伝送路１−１および予備
伝送路１−２には、それぞれ故障検出部１１−１，１１
−２を介してセレクタ１２が接続され、セレクタ１２の
切り替えによって接続する伝送路が選択される。いま、
現用伝送路１−１に接続されている故障検出部１１−１
で故障が検出されると、切替制御部１３は故障検出部１
１−１からの通知によってセレクタ１２を予備系に切り
替え、故障救済を行う。また、予備系を選択している場
合に、予備系に故障が発生したときも同様に現用系への
切り替えが行われる。
伝送路１−２には、それぞれ故障検出部１１−１，１１
−２を介してセレクタ１２が接続され、セレクタ１２の
切り替えによって接続する伝送路が選択される。いま、
現用伝送路１−１に接続されている故障検出部１１−１
で故障が検出されると、切替制御部１３は故障検出部１
１−１からの通知によってセレクタ１２を予備系に切り
替え、故障救済を行う。また、予備系を選択している場
合に、予備系に故障が発生したときも同様に現用系への
切り替えが行われる。
【０００４】
【発明が解決しようとする課題】従来の伝送路切替回路
における故障検出部１１は、入力信号レベルの低下（例
えば、光レベルの低下）、フレーム同期信号の消失、ビ
ットタイミングの消失等が一定時間（例えば、１秒）継
続したときに故障と判断している。すなわち、故障が発
生してから故障と判断し、セレクタ１２を切り替えて故
障救済が完了するまでの間に所定の時間が必要であり、
その間に多くの伝送信号が消失していた。
における故障検出部１１は、入力信号レベルの低下（例
えば、光レベルの低下）、フレーム同期信号の消失、ビ
ットタイミングの消失等が一定時間（例えば、１秒）継
続したときに故障と判断している。すなわち、故障が発
生してから故障と判断し、セレクタ１２を切り替えて故
障救済が完了するまでの間に所定の時間が必要であり、
その間に多くの伝送信号が消失していた。
【０００５】本発明は、故障検出を高速に行うことによ
り現用系と予備系との間の切替時間を短縮し、伝送路切
り替えに伴う伝送信号の消失を最小限に抑えることがで
きる短瞬断切替回路および無瞬断切替回路を提供するこ
とを目的とする。
り現用系と予備系との間の切替時間を短縮し、伝送路切
り替えに伴う伝送信号の消失を最小限に抑えることがで
きる短瞬断切替回路および無瞬断切替回路を提供するこ
とを目的とする。
【０００６】
【課題を解決するための手段】請求項１の短瞬断切替回
路は、同一のＡＴＭセル系列が伝送されている現用系と
予備系の二重化された伝送路からそれぞれセルを受信
し、切替命令に応じてその一方を選択するセレクタと、
各伝送路から受信したセルのＨＥＣ誤りを検出するＨＥ
Ｃ誤り検出部と、セレクタが選択している系の伝送路か
ら受信したセルにＨＥＣ誤りがＮ回（Ｎは２以上の整
数）連続して検出されたときに、セレクタの選択を他系
に切り替える切替命令を出力する切替制御手段を備え
る。
路は、同一のＡＴＭセル系列が伝送されている現用系と
予備系の二重化された伝送路からそれぞれセルを受信
し、切替命令に応じてその一方を選択するセレクタと、
各伝送路から受信したセルのＨＥＣ誤りを検出するＨＥ
Ｃ誤り検出部と、セレクタが選択している系の伝送路か
ら受信したセルにＨＥＣ誤りがＮ回（Ｎは２以上の整
数）連続して検出されたときに、セレクタの選択を他系
に切り替える切替命令を出力する切替制御手段を備え
る。
【０００７】請求項２の短瞬断切替回路は、請求項１の
短瞬断切替回路に加えて、現用系と予備系の伝送路から
受信したセルをそれぞれ一時蓄積するバッファと、現用
系と予備系の伝送路から同一のセルの到着時間差を測定
し、バッファ量を制御して到着時間差を吸収するセル比
較制御部とを備える。
短瞬断切替回路に加えて、現用系と予備系の伝送路から
受信したセルをそれぞれ一時蓄積するバッファと、現用
系と予備系の伝送路から同一のセルの到着時間差を測定
し、バッファ量を制御して到着時間差を吸収するセル比
較制御部とを備える。
【０００８】請求項３の無瞬断切替回路は、同一のＡＴ
Ｍセル系列が伝送されている現用系と予備系の二重化さ
れた伝送路からそれぞれセルを受信し、切替命令に応じ
てその一方を選択するセレクタと、各伝送路から受信し
たセルのＨＥＣ誤りを検出するＨＥＣ誤り検出部と、Ｈ
ＥＣ誤り検出部とセレクタとの間に配置され、その間を
通過するセルに所定の遅延を与える遅延付与部と、セレ
クタが選択している系の伝送路から受信したセルにＨＥ
Ｃ誤りがＮ回（Ｎは２以上の整数）連続して検出された
ときに、セレクタの選択を他系に切り替える切替命令を
出力する切替制御手段を備える。
Ｍセル系列が伝送されている現用系と予備系の二重化さ
れた伝送路からそれぞれセルを受信し、切替命令に応じ
てその一方を選択するセレクタと、各伝送路から受信し
たセルのＨＥＣ誤りを検出するＨＥＣ誤り検出部と、Ｈ
ＥＣ誤り検出部とセレクタとの間に配置され、その間を
通過するセルに所定の遅延を与える遅延付与部と、セレ
クタが選択している系の伝送路から受信したセルにＨＥ
Ｃ誤りがＮ回（Ｎは２以上の整数）連続して検出された
ときに、セレクタの選択を他系に切り替える切替命令を
出力する切替制御手段を備える。
【０００９】請求項４の無瞬断切替回路は、請求項３の
短瞬断切替回路に加えて、現用系と予備系の伝送路から
受信したセルをそれぞれ一時蓄積するバッファと、現用
系と予備系の伝送路から同一のセルの到着時間差を測定
し、バッファ量を制御して到着時間差を吸収するセル比
較制御部とを備える。
短瞬断切替回路に加えて、現用系と予備系の伝送路から
受信したセルをそれぞれ一時蓄積するバッファと、現用
系と予備系の伝送路から同一のセルの到着時間差を測定
し、バッファ量を制御して到着時間差を吸収するセル比
較制御部とを備える。
【００１０】
【作用】請求項１の短瞬断切替回路では、現用系と予備
系の各伝送路から受信されたセルは、まずＨＥＣ誤り検
出部でＨＥＣ誤りの有無が検査される。ＨＥＣ誤り検出
部はＨＥＣ誤りを検出すると、それを切替制御手段に通
知する。切替制御手段は、現用系の伝送路にＨＥＣ誤り
がＮ回連続して検出されたときに、現用伝送路に故障が
発生したと判断し、セレクタを現用系から予備系に切り
替えて故障の救済を行う。
系の各伝送路から受信されたセルは、まずＨＥＣ誤り検
出部でＨＥＣ誤りの有無が検査される。ＨＥＣ誤り検出
部はＨＥＣ誤りを検出すると、それを切替制御手段に通
知する。切替制御手段は、現用系の伝送路にＨＥＣ誤り
がＮ回連続して検出されたときに、現用伝送路に故障が
発生したと判断し、セレクタを現用系から予備系に切り
替えて故障の救済を行う。
【００１１】これにより、故障以外の偶然に発生するビ
ット誤りによる切り替えを防止することができる。この
とき、故障救済に伴う品質劣化をＮ＋１セルの誤りのみ
にとどめることができる。
ット誤りによる切り替えを防止することができる。この
とき、故障救済に伴う品質劣化をＮ＋１セルの誤りのみ
にとどめることができる。
【００１２】請求項２の短瞬断切替回路では、現用伝送
路と予備伝送路から受信されるセルの到着時間差に基づ
いてバッファ量を制御することにより、両伝送路からの
セルの到着時間差を吸収することができる。これによ
り、現用伝送路と予備伝送路から受信されるセルに到着
時間差がある場合でも、セレクタの切り替えに伴うセル
の欠落、重複を回避することができる。
路と予備伝送路から受信されるセルの到着時間差に基づ
いてバッファ量を制御することにより、両伝送路からの
セルの到着時間差を吸収することができる。これによ
り、現用伝送路と予備伝送路から受信されるセルに到着
時間差がある場合でも、セレクタの切り替えに伴うセル
の欠落、重複を回避することができる。
【００１３】請求項３，４の無瞬断切替回路は、請求項
１，２の短瞬断切替回路のそれぞれに、ＨＥＣ誤り検出
部とセレクタとの間を通過するセルに所定の遅延を与え
る遅延付与部を備える。短瞬断切替回路では、誤動作に
対処するために保護機能を付加しており、Ｎ＋１セルの
誤りは救済できなかった。これに対して、セルに所定の
遅延（Ｎ＋１セル分）を与えてセレクタに入力する構成
をとることにより、セレクタの切り替えによって誤りを
含まないセルを選択することができる。すなわち、現用
伝送路から受信されたセルにＨＥＣ誤りが検出された場
合に、主信号を瞬断させることなく故障救済を行うこと
ができる。
１，２の短瞬断切替回路のそれぞれに、ＨＥＣ誤り検出
部とセレクタとの間を通過するセルに所定の遅延を与え
る遅延付与部を備える。短瞬断切替回路では、誤動作に
対処するために保護機能を付加しており、Ｎ＋１セルの
誤りは救済できなかった。これに対して、セルに所定の
遅延（Ｎ＋１セル分）を与えてセレクタに入力する構成
をとることにより、セレクタの切り替えによって誤りを
含まないセルを選択することができる。すなわち、現用
伝送路から受信されたセルにＨＥＣ誤りが検出された場
合に、主信号を瞬断させることなく故障救済を行うこと
ができる。
【００１４】
【実施例】（短瞬断切替回路の基本構成） 図１は、本発明の短瞬断切替回路の基本構成を示す。図
において、現用伝送路１−１および予備伝送路１−２に
は、それぞれＨＥＣ誤り検出部１４−１，１４−２を介
してセレクタ１２が接続され、セレクタ１２の切り替え
によって接続する伝送路が選択される。切替制御部１３
は、ＨＥＣ誤り検出部１４−１，１４−２のＨＥＣ誤り
検出通知に応じてセレクタ１２に切替命令を送出する。
において、現用伝送路１−１および予備伝送路１−２に
は、それぞれＨＥＣ誤り検出部１４−１，１４−２を介
してセレクタ１２が接続され、セレクタ１２の切り替え
によって接続する伝送路が選択される。切替制御部１３
は、ＨＥＣ誤り検出部１４−１，１４−２のＨＥＣ誤り
検出通知に応じてセレクタ１２に切替命令を送出する。
【００１５】現用伝送路１−１と予備伝送路１−２から
受信されたセルは、それぞれ対応するＨＥＣ誤り検出部
１４−１，１４−２でＨＥＣ誤りの有無が検査される。
各ＨＥＣ誤り検出部はＨＥＣ誤りを検出すると、それを
切替制御部１３に通知する。切替制御部１３は、セレク
タ１２が現用伝送路１−１を選択しているときに、ＨＥ
Ｃ誤り検出部１４−１からＨＥＣ誤り検出が通知される
と、現用伝送路１−１に故障が発生したと判断し、セレ
クタ１２を現用伝送路１−１から予備伝送路１−２に切
り替える切替命令を出力する。セレクタ１２が予備伝送
路１−２を選択しているときに予備伝送路１−２に故障
が発生した場合も同様である。セレクタ１２は、切替制
御部１３からの切替命令に従って伝送路を切り替えるこ
とにより、伝送路の故障救済に伴う品質劣化は２セル以
内になる。
受信されたセルは、それぞれ対応するＨＥＣ誤り検出部
１４−１，１４−２でＨＥＣ誤りの有無が検査される。
各ＨＥＣ誤り検出部はＨＥＣ誤りを検出すると、それを
切替制御部１３に通知する。切替制御部１３は、セレク
タ１２が現用伝送路１−１を選択しているときに、ＨＥ
Ｃ誤り検出部１４−１からＨＥＣ誤り検出が通知される
と、現用伝送路１−１に故障が発生したと判断し、セレ
クタ１２を現用伝送路１−１から予備伝送路１−２に切
り替える切替命令を出力する。セレクタ１２が予備伝送
路１−２を選択しているときに予備伝送路１−２に故障
が発生した場合も同様である。セレクタ１２は、切替制
御部１３からの切替命令に従って伝送路を切り替えるこ
とにより、伝送路の故障救済に伴う品質劣化は２セル以
内になる。
【００１６】（短瞬断切替回路の第１実施例−請求項
１） 図２は、本発明の短瞬断切替回路の第１実施例の構成を
示す。本実施例は、図１に示す基本構成に加えて、切替
制御部１３とセレクタ１２との間に保護部１５を備える
ことを特徴とする。保護部１５は、切替制御部１３から
切替命令がＮ回連続して送出されたときに、セレクタ１
２に切替命令を送出する機能を有する。これにより、故
障以外の偶然に発生するビット誤りによる切り替えを防
止することができる。このとき、故障救済に伴う品質劣
化はＮ＋１セル以内になる。
１） 図２は、本発明の短瞬断切替回路の第１実施例の構成を
示す。本実施例は、図１に示す基本構成に加えて、切替
制御部１３とセレクタ１２との間に保護部１５を備える
ことを特徴とする。保護部１５は、切替制御部１３から
切替命令がＮ回連続して送出されたときに、セレクタ１
２に切替命令を送出する機能を有する。これにより、故
障以外の偶然に発生するビット誤りによる切り替えを防
止することができる。このとき、故障救済に伴う品質劣
化はＮ＋１セル以内になる。
【００１７】なお、請求項１における切替制御手段は、
本実施例における切替制御部１３と保護部１５に対応す
る。本実施例では、保護部１５が切替制御部１３とセレ
クタ１２との間で、ＨＥＣ誤り検出に伴う切替命令を制
御する構成であるが、ＨＥＣ誤り検出部１４−１，１４
−２と切替制御部１３との間に配置し、ＨＥＣ誤り検出
がＮ回連続したときに切替制御部１３に通知するように
してもよい。
本実施例における切替制御部１３と保護部１５に対応す
る。本実施例では、保護部１５が切替制御部１３とセレ
クタ１２との間で、ＨＥＣ誤り検出に伴う切替命令を制
御する構成であるが、ＨＥＣ誤り検出部１４−１，１４
−２と切替制御部１３との間に配置し、ＨＥＣ誤り検出
がＮ回連続したときに切替制御部１３に通知するように
してもよい。
【００１８】（短瞬断切替回路の第２実施例−請求項
２） 図３は、本発明の短瞬断切替回路の第２実施例の構成を
示す。本実施例は、図２に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２とセレクタ１
２との間に、バッファ１６−１，１６−２とセル比較制
御部１７を備えることを特徴とする。バッファ１６−
１，１６−２は、ＨＥＣ誤り検出部１４−１，１４−２
から出力されるセルを蓄積し、セル比較制御部１７によ
り制御されるバッファ量に応じて、蓄積したセルを順次
セレクタ１２へ送出する。セル比較制御部１７は、バッ
ファ１６−１，１６−２から出力される同一のセルの到
着時間差を測定し、この到着時間差が吸収されてセレク
タ１２に入力されるようにバッファ１６−１，１６−２
のバッファ量を制御する。
２） 図３は、本発明の短瞬断切替回路の第２実施例の構成を
示す。本実施例は、図２に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２とセレクタ１
２との間に、バッファ１６−１，１６−２とセル比較制
御部１７を備えることを特徴とする。バッファ１６−
１，１６−２は、ＨＥＣ誤り検出部１４−１，１４−２
から出力されるセルを蓄積し、セル比較制御部１７によ
り制御されるバッファ量に応じて、蓄積したセルを順次
セレクタ１２へ送出する。セル比較制御部１７は、バッ
ファ１６−１，１６−２から出力される同一のセルの到
着時間差を測定し、この到着時間差が吸収されてセレク
タ１２に入力されるようにバッファ１６−１，１６−２
のバッファ量を制御する。
【００１９】これにより、現用伝送路１−１および予備
伝送路１−２から受信されるセルに到着時間差がある場
合でも、到着時間差が吸収されて同一のセルがセレクタ
１２に入力されるので、セレクタ１２の切り替えに伴う
セルの欠落または重複を回避することができる。
伝送路１−２から受信されるセルに到着時間差がある場
合でも、到着時間差が吸収されて同一のセルがセレクタ
１２に入力されるので、セレクタ１２の切り替えに伴う
セルの欠落または重複を回避することができる。
【００２０】さらに、図２に示す第１実施例と同様に切
替制御部１３とセレクタ１２との間、あるいはＨＥＣ誤
り検出部１４−１，１４−２と切替制御部１３との間に
保護部１５を配置することより、故障以外の偶然に発生
するビット誤りによる切り替えを防止することができ
る。このとき、故障救済に伴う品質劣化はＮ＋１セル以
内になる。
替制御部１３とセレクタ１２との間、あるいはＨＥＣ誤
り検出部１４−１，１４−２と切替制御部１３との間に
保護部１５を配置することより、故障以外の偶然に発生
するビット誤りによる切り替えを防止することができ
る。このとき、故障救済に伴う品質劣化はＮ＋１セル以
内になる。
【００２１】（短瞬断切替回路の第３実施例−請求項
２） 図４は、本発明の短瞬断切替回路の第３実施例の構成を
示す。本実施例は、図２に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２とセレクタ１
２との間に、２×２スイッチ１８、バッファ１６、セル
比較制御部１９を備えることを特徴とする。２×２スイ
ッチ１８は、ＨＥＣ誤り検出部１４−１，１４−２とセ
レクタ１２との間の一方の経路にバッファ１６を挿入す
る。バッファ１６は、ＨＥＣ誤り検出部１４−１，１４
−２の一方から出力されるセルを蓄積し、セル比較制御
部１９により制御されるバッファ量に応じて、蓄積した
セルを順次セレクタ１２へ送出する。セル比較制御部１
９は、セレクタ１２に入力される同一のセルの到着時間
差を測定し、早く到着する側にバッファ１６が挿入され
るように２×２スイッチ１８を切り替え、この到着時間
差が吸収されてセレクタ１２に入力されるようにバッフ
ァ１６のバッファ量を制御する。また、セル比較制御部
１９は、切替制御部１３に対して２×２スイッチ１８の
接続状態を通知し、現用伝送路１−１，予備伝送路１−
２とセレクタ１２の対応関係をとるようにする。
２） 図４は、本発明の短瞬断切替回路の第３実施例の構成を
示す。本実施例は、図２に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２とセレクタ１
２との間に、２×２スイッチ１８、バッファ１６、セル
比較制御部１９を備えることを特徴とする。２×２スイ
ッチ１８は、ＨＥＣ誤り検出部１４−１，１４−２とセ
レクタ１２との間の一方の経路にバッファ１６を挿入す
る。バッファ１６は、ＨＥＣ誤り検出部１４−１，１４
−２の一方から出力されるセルを蓄積し、セル比較制御
部１９により制御されるバッファ量に応じて、蓄積した
セルを順次セレクタ１２へ送出する。セル比較制御部１
９は、セレクタ１２に入力される同一のセルの到着時間
差を測定し、早く到着する側にバッファ１６が挿入され
るように２×２スイッチ１８を切り替え、この到着時間
差が吸収されてセレクタ１２に入力されるようにバッフ
ァ１６のバッファ量を制御する。また、セル比較制御部
１９は、切替制御部１３に対して２×２スイッチ１８の
接続状態を通知し、現用伝送路１−１，予備伝送路１−
２とセレクタ１２の対応関係をとるようにする。
【００２２】本実施例は、第２実施例（図３）で示した
２つのバッファ１６−１，１６−２を用いて遅延調整す
る機能を、２×２スイッチ１８と１つのバッファ１６で
実現するものである。これにより、現用伝送路１−１お
よび予備伝送路１−２から受信されるセルに到着時間差
がある場合でも、到着時間差が吸収されて同一のセルが
セレクタ１２に入力されるので、セレクタ１２の切り替
えに伴うセルの欠落または重複を回避することができ
る。
２つのバッファ１６−１，１６−２を用いて遅延調整す
る機能を、２×２スイッチ１８と１つのバッファ１６で
実現するものである。これにより、現用伝送路１−１お
よび予備伝送路１−２から受信されるセルに到着時間差
がある場合でも、到着時間差が吸収されて同一のセルが
セレクタ１２に入力されるので、セレクタ１２の切り替
えに伴うセルの欠落または重複を回避することができ
る。
【００２３】さらに、図２に示す第１実施例と同様に切
替制御部１３とセレクタ１２との間、あるいはＨＥＣ誤
り検出部１４−１，１４−２と切替制御部１３との間に
保護部１５を配置することより、故障以外の偶然に発生
するビット誤りによる切り替えを防止することができ
る。このとき、故障救済に伴う品質劣化はＮ＋１セル以
内になる。
替制御部１３とセレクタ１２との間、あるいはＨＥＣ誤
り検出部１４−１，１４−２と切替制御部１３との間に
保護部１５を配置することより、故障以外の偶然に発生
するビット誤りによる切り替えを防止することができ
る。このとき、故障救済に伴う品質劣化はＮ＋１セル以
内になる。
【００２４】以上示した短瞬断切替回路は、ＨＥＣ誤り
検出による故障検出を１セル時間以内に行うことができ
るものの、セレクタの切り替えまでの間に少なくともＮ
＋１セルの誤りは救済できなかった。これに対処する無
瞬断切替回路の実施例について以下に説明する。無瞬断
切替回路は、セルに所定の遅延（Ｎ＋１セル分）を与え
てセレクタに入力する構成をとる。
検出による故障検出を１セル時間以内に行うことができ
るものの、セレクタの切り替えまでの間に少なくともＮ
＋１セルの誤りは救済できなかった。これに対処する無
瞬断切替回路の実施例について以下に説明する。無瞬断
切替回路は、セルに所定の遅延（Ｎ＋１セル分）を与え
てセレクタに入力する構成をとる。
【００２５】（無瞬断切替回路の基本構成） 図５は、本発明の無瞬断切替回路の基本構成を示す。本
基本構成は、短瞬断切替回路の基本構成（図１）に加え
て、切替制御部１３とセレクタ１２との間に遅延付与部
２０−１，２０−２を備えることを特徴とする。遅延付
与部２０−１，２０−２は、ＨＥＣ誤り検出部１４−
１，１４−２から出力されるセルに２セル分の遅延を与
えてセレクタ１２に送出する。これにより、セレクタ１
２が切り替えられる時点では、誤りを含むセルは遅延付
与部２０−１，２０−２に蓄積されているので、セレク
タ１２で他系のセルに切り替えることにより、誤りのな
いセルを送出することができる。すなわち、現用伝送路
または予備伝送路から受信されたセルにＨＥＣ誤りが検
出された場合に、主信号を瞬断させることなく故障救済
を行うことができる。
基本構成は、短瞬断切替回路の基本構成（図１）に加え
て、切替制御部１３とセレクタ１２との間に遅延付与部
２０−１，２０−２を備えることを特徴とする。遅延付
与部２０−１，２０−２は、ＨＥＣ誤り検出部１４−
１，１４−２から出力されるセルに２セル分の遅延を与
えてセレクタ１２に送出する。これにより、セレクタ１
２が切り替えられる時点では、誤りを含むセルは遅延付
与部２０−１，２０−２に蓄積されているので、セレク
タ１２で他系のセルに切り替えることにより、誤りのな
いセルを送出することができる。すなわち、現用伝送路
または予備伝送路から受信されたセルにＨＥＣ誤りが検
出された場合に、主信号を瞬断させることなく故障救済
を行うことができる。
【００２６】（無瞬断切替回路の第１実施例−請求項
３） 図６は、本発明の無瞬断切替回路の第１実施例の構成を
示す。本実施例は、図５に示す基本構成に加えて、切替
制御部１３とセレクタ１２との間に保護部１５を備える
ことを特徴とする。保護部１５は、切替制御部１３から
切替命令がＮ回連続して送出されたときに、セレクタ１
２に切替命令を送出する機能を有する。これにより、故
障以外の偶然に発生するビット誤りによる切り替えを防
止することができる。また、遅延付与部２０−１，２０
−２で保護動作に対応するＮ＋１セル分の遅延を与える
ことにより、基本構成と同様に主信号を瞬断させること
なく故障救済を行うことができる。
３） 図６は、本発明の無瞬断切替回路の第１実施例の構成を
示す。本実施例は、図５に示す基本構成に加えて、切替
制御部１３とセレクタ１２との間に保護部１５を備える
ことを特徴とする。保護部１５は、切替制御部１３から
切替命令がＮ回連続して送出されたときに、セレクタ１
２に切替命令を送出する機能を有する。これにより、故
障以外の偶然に発生するビット誤りによる切り替えを防
止することができる。また、遅延付与部２０−１，２０
−２で保護動作に対応するＮ＋１セル分の遅延を与える
ことにより、基本構成と同様に主信号を瞬断させること
なく故障救済を行うことができる。
【００２７】なお、請求項３における切替制御手段は、
本実施例における切替制御部１３と保護部１５に対応す
る。本実施例では、保護部１５が切替制御部１３とセレ
クタ１２との間で、ＨＥＣ誤り検出に伴う切替命令を制
御する構成であるが、ＨＥＣ誤り検出部１４−１，１４
−２と切替制御部１３との間に配置し、ＨＥＣ誤り検出
がＮ回連続したときに切替制御部１３に通知するように
してもよい。
本実施例における切替制御部１３と保護部１５に対応す
る。本実施例では、保護部１５が切替制御部１３とセレ
クタ１２との間で、ＨＥＣ誤り検出に伴う切替命令を制
御する構成であるが、ＨＥＣ誤り検出部１４−１，１４
−２と切替制御部１３との間に配置し、ＨＥＣ誤り検出
がＮ回連続したときに切替制御部１３に通知するように
してもよい。
【００２８】（無瞬断切替回路の第２実施例−請求項
４） 図７は、本発明の無瞬断切替回路の第２実施例の構成を
示す。本実施例は、図６に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２と遅延付与部
２０−１，２０−２との間に、バッファ１６−１，１６
−２とセル比較制御部１７を備えることを特徴とする。
バッファ１６−１，１６−２は、ＨＥＣ誤り検出部１４
−１，１４−２から出力されるセルを蓄積し、セル比較
制御部１７により制御されるバッファ量に応じて、蓄積
したセルを順次遅延付与部２０−１，２０−２へ送出す
る。セル比較制御部１７は、バッファ１６−１，１６−
２から出力される同一のセルの到着時間差を測定し、こ
の到着時間差が吸収されて遅延付与部２０−１，２０−
２に入力されるようにバッファ１６−１，１６−２のバ
ッファ量を制御する。
４） 図７は、本発明の無瞬断切替回路の第２実施例の構成を
示す。本実施例は、図６に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２と遅延付与部
２０−１，２０−２との間に、バッファ１６−１，１６
−２とセル比較制御部１７を備えることを特徴とする。
バッファ１６−１，１６−２は、ＨＥＣ誤り検出部１４
−１，１４−２から出力されるセルを蓄積し、セル比較
制御部１７により制御されるバッファ量に応じて、蓄積
したセルを順次遅延付与部２０−１，２０−２へ送出す
る。セル比較制御部１７は、バッファ１６−１，１６−
２から出力される同一のセルの到着時間差を測定し、こ
の到着時間差が吸収されて遅延付与部２０−１，２０−
２に入力されるようにバッファ１６−１，１６−２のバ
ッファ量を制御する。
【００２９】これにより、現用伝送路１−１および予備
伝送路１−２から受信されるセルに到着時間差がある場
合でも、到着時間差が吸収されて同一のセルが遅延付与
部２０−１，２０−２に入力され、それぞれ無瞬断切替
に必要な所定の遅延が付与されるので、セレクタ１２の
切り替えに伴うセルの欠落または重複を回避することが
できる。
伝送路１−２から受信されるセルに到着時間差がある場
合でも、到着時間差が吸収されて同一のセルが遅延付与
部２０−１，２０−２に入力され、それぞれ無瞬断切替
に必要な所定の遅延が付与されるので、セレクタ１２の
切り替えに伴うセルの欠落または重複を回避することが
できる。
【００３０】なお、本実施例において、バッファ１６−
１と遅延付与部２０−１、バッファ１６−２と遅延付与
部２０−２はそれぞれ機能別に表示したものであり、そ
れぞれ１つの素子で実現することができる。また、図６
に示す第１実施例と同様に切替制御部１３とセレクタ１
２との間、あるいはＨＥＣ誤り検出部１４−１，１４−
２と切替制御部１３との間に保護部１５を配置すること
より、故障以外の偶然に発生するビット誤りによる切り
替えを防止することができる。
１と遅延付与部２０−１、バッファ１６−２と遅延付与
部２０−２はそれぞれ機能別に表示したものであり、そ
れぞれ１つの素子で実現することができる。また、図６
に示す第１実施例と同様に切替制御部１３とセレクタ１
２との間、あるいはＨＥＣ誤り検出部１４−１，１４−
２と切替制御部１３との間に保護部１５を配置すること
より、故障以外の偶然に発生するビット誤りによる切り
替えを防止することができる。
【００３１】（無瞬断切替回路の第３実施例−請求項
４） 図８は、本発明の無瞬断切替回路の第３実施例の構成を
示す。本実施例は、図６に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２と遅延付与部
２０−１，２０−２との間に、２×２スイッチ１８、バ
ッファ１６、セル比較制御部１９を備えることを特徴と
する。２×２スイッチ１８は、ＨＥＣ誤り検出部１４−
１，１４−２と遅延付与部２０−１との間の一方の経路
にバッファ１６を挿入する。バッファ１６は、ＨＥＣ誤
り検出部１４−１，１４−２の一方から出力されるセル
を蓄積し、セル比較制御部１９により制御されるバッフ
ァ量に応じて、蓄積したセルを順次遅延付与部２０−１
へ送出する。セル比較制御部１９は、遅延付与部２０−
１，２０−２に入力される同一のセルの到着時間差を測
定し、早く到着する側にバッファ１６が挿入されるよう
に２×２スイッチ１８を切り替え、この到着時間差が吸
収されて遅延付与部２０−１，２０−２に入力されるよ
うにバッファ１６のバッファ量を制御する。また、セル
比較制御部１９は、切替制御部１３に対して２×２スイ
ッチ１８の接続状態を通知し、現用伝送路１−１，予備
伝送路１−２とセレクタ１２の対応関係をとるようにす
る。
４） 図８は、本発明の無瞬断切替回路の第３実施例の構成を
示す。本実施例は、図６に示す第１実施例の構成に加え
て、ＨＥＣ誤り検出部１４−１，１４−２と遅延付与部
２０−１，２０−２との間に、２×２スイッチ１８、バ
ッファ１６、セル比較制御部１９を備えることを特徴と
する。２×２スイッチ１８は、ＨＥＣ誤り検出部１４−
１，１４−２と遅延付与部２０−１との間の一方の経路
にバッファ１６を挿入する。バッファ１６は、ＨＥＣ誤
り検出部１４−１，１４−２の一方から出力されるセル
を蓄積し、セル比較制御部１９により制御されるバッフ
ァ量に応じて、蓄積したセルを順次遅延付与部２０−１
へ送出する。セル比較制御部１９は、遅延付与部２０−
１，２０−２に入力される同一のセルの到着時間差を測
定し、早く到着する側にバッファ１６が挿入されるよう
に２×２スイッチ１８を切り替え、この到着時間差が吸
収されて遅延付与部２０−１，２０−２に入力されるよ
うにバッファ１６のバッファ量を制御する。また、セル
比較制御部１９は、切替制御部１３に対して２×２スイ
ッチ１８の接続状態を通知し、現用伝送路１−１，予備
伝送路１−２とセレクタ１２の対応関係をとるようにす
る。
【００３２】本実施例は、第２実施例（図７）で示した
２つのバッファ１６−１，１６−２を用いて遅延調整す
る機能を、２×２スイッチ１８と１つのバッファ１６で
実現するものである。これにより、現用伝送路１−１お
よび予備伝送路１−２から受信されるセルに到着時間差
がある場合でも、到着時間差が吸収されて同一のセルが
遅延付与部２０−１，２０−２に入力され、それぞれ無
瞬断切替に必要な所定の遅延が付与されるので、セレク
タ１２の切り替えに伴うセルの欠落または重複を回避す
ることができる。
２つのバッファ１６−１，１６−２を用いて遅延調整す
る機能を、２×２スイッチ１８と１つのバッファ１６で
実現するものである。これにより、現用伝送路１−１お
よび予備伝送路１−２から受信されるセルに到着時間差
がある場合でも、到着時間差が吸収されて同一のセルが
遅延付与部２０−１，２０−２に入力され、それぞれ無
瞬断切替に必要な所定の遅延が付与されるので、セレク
タ１２の切り替えに伴うセルの欠落または重複を回避す
ることができる。
【００３３】なお、本実施例において、バッファ１６と
遅延付与部２０−１は機能別に表示したものであり、１
つの素子で実現することができる。また、図６に示す第
１実施例と同様に切替制御部１３とセレクタ１２との
間、あるいはＨＥＣ誤り検出部１４−１，１４−２と切
替制御部１３との間に保護部１５を配置することより、
故障以外の偶然に発生するビット誤りによる切り替えを
防止することができる。
遅延付与部２０−１は機能別に表示したものであり、１
つの素子で実現することができる。また、図６に示す第
１実施例と同様に切替制御部１３とセレクタ１２との
間、あるいはＨＥＣ誤り検出部１４−１，１４−２と切
替制御部１３との間に保護部１５を配置することより、
故障以外の偶然に発生するビット誤りによる切り替えを
防止することができる。
【００３４】
【発明の効果】以上説明したように、本発明の短瞬断切
替回路は、現用伝送路あるいは予備伝送路に故障が発生
した場合に、Ｎ（保護段数）＋１セルの誤りに抑えた短
瞬断切り替えが可能である。したがって、従来の伝送路
切替回路に比べて故障救済を行う際の品質劣化を大幅に
低減することができる。
替回路は、現用伝送路あるいは予備伝送路に故障が発生
した場合に、Ｎ（保護段数）＋１セルの誤りに抑えた短
瞬断切り替えが可能である。したがって、従来の伝送路
切替回路に比べて故障救済を行う際の品質劣化を大幅に
低減することができる。
【００３５】本発明の無瞬断切替回路は、現用伝送路あ
るいは予備伝送路に故障が発生した場合に無瞬断切り替
えが可能である。したがって、二重化された伝送路間で
品質劣化を伴うことなく故障救済を行うことができる。
なお、本発明の短瞬断切替回路および無瞬断切替回路
は、三重化以上の伝送路間の切り替えにも同様に対応す
ることができる。
るいは予備伝送路に故障が発生した場合に無瞬断切り替
えが可能である。したがって、二重化された伝送路間で
品質劣化を伴うことなく故障救済を行うことができる。
なお、本発明の短瞬断切替回路および無瞬断切替回路
は、三重化以上の伝送路間の切り替えにも同様に対応す
ることができる。
【図１】本発明の短瞬断切替回路の基本構成を示すブロ
ック図。
ック図。
【図２】本発明の短瞬断切替回路の第１実施例の構成を
示すブロック図。
示すブロック図。
【図３】本発明の短瞬断切替回路の第２実施例の構成を
示すブロック図。
示すブロック図。
【図４】本発明の短瞬断切替回路の第３実施例の構成を
示すブロック図。
示すブロック図。
【図５】本発明の無瞬断切替回路の基本構成を示すブロ
ック図。
ック図。
【図６】本発明の無瞬断切替回路の第１実施例の構成を
示すブロック図。
示すブロック図。
【図７】本発明の無瞬断切替回路の第２実施例の構成を
示すブロック図。
示すブロック図。
【図８】本発明の無瞬断切替回路の第３実施例の構成を
示すブロック図。
示すブロック図。
【図９】一般的なＡＴＭセルのフォーマットを示す図。
【図１０】従来の伝送路切替回路の構成例を示す図。
１−１ 現用伝送路 １−２ 予備伝送路 １１ 故障検出部 １２ セレクタ １３ 切替制御部 １４ ＨＥＣ誤り検出部 １５ 保護部 １６ バッファ １７，１９ セル比較制御部 １８ ２×２スイッチ ２０ 遅延付与部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−350635（ＪＰ，Ａ) 特開 平４−268840（ＪＰ，Ａ) 特開 平６−14048（ＪＰ，Ａ) 特開 平６−268669（ＪＰ，Ａ) 特開 平４−98917（ＪＰ，Ａ) 特開 平４−369140（ＪＰ，Ａ) 1995信学春季大会 Ｂ−895 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 1/22
Claims (4)
- 【請求項１】 同一のＡＴＭセル系列が伝送されている
現用系と予備系の二重化された伝送路からそれぞれセル
を受信し、切替命令に応じてその一方を選択するセレク
タを備えた切替回路において、 前記各伝送路から受信したセルのＨＥＣ誤りを検出する
ＨＥＣ誤り検出部と、 前記セレクタが選択している系の伝送路から受信したセ
ルにＨＥＣ誤りがＮ回（Ｎは２以上の整数）連続して検
出されたときに、前記セレクタの選択を他系に切り替え
る切替命令を出力する切替制御手段とを備えたことを特
徴とする短瞬断切替回路。 - 【請求項２】 請求項１に記載の短瞬断切替回路におい
て、 現用系と予備系の伝送路から受信したセルをそれぞれ一
時蓄積するバッファと、 現用系と予備系の伝送路から同一のセルの到着時間差を
測定し、前記バッファ量を制御して到着時間差を吸収す
るセル比較制御部とを備えたことを特徴とする短瞬断切
替回路。 - 【請求項３】 同一のＡＴＭセル系列が伝送されている
現用系と予備系の二重化された伝送路からそれぞれセル
を受信し、切替命令に応じてその一方を選択するセレク
タを備えた切替回路において、 前記各伝送路から受信したセルのＨＥＣ誤りを検出する
ＨＥＣ誤り検出部と、 前記ＨＥＣ誤り検出部と前記セレクタとの間に配置さ
れ、その間を通過するセルに所定の遅延を与える遅延付
与部と、 前記セレクタが選択している系の伝送路から受信したセ
ルにＨＥＣ誤りがＮ回（Ｎは２以上の整数）連続して検
出されたときに、前記セレクタの選択を他系に切り替え
る切替命令を出力する切替制御手段とを備えたことを特
徴とする無瞬断切替回路。 - 【請求項４】 請求項３に記載の短瞬断切替回路におい
て、 現用系と予備系の伝送路から受信したセルをそれぞれ一
時蓄積するバッファと、 現用系と予備系の伝送路から同一のセルの到着時間差を
測定し、前記バッファ量を制御して到着時間差を吸収す
るセル比較制御部とを備えたことを特徴とする短瞬断切
替回路。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5020195A JP3250778B2 (ja) | 1995-03-09 | 1995-03-09 | 短瞬断切替回路および無瞬断切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5020195A JP3250778B2 (ja) | 1995-03-09 | 1995-03-09 | 短瞬断切替回路および無瞬断切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251184A JPH08251184A (ja) | 1996-09-27 |
| JP3250778B2 true JP3250778B2 (ja) | 2002-01-28 |
Family
ID=12852520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5020195A Expired - Lifetime JP3250778B2 (ja) | 1995-03-09 | 1995-03-09 | 短瞬断切替回路および無瞬断切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3250778B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2328125B (en) | 1997-08-08 | 2002-04-10 | Ericsson Telefon Ab L M | Network control system |
| JP2000174815A (ja) | 1998-12-09 | 2000-06-23 | Nec Corp | Ｑｏｓプロテクション装置 |
| US7065037B1 (en) | 1999-03-25 | 2006-06-20 | Samsung Electronics Co., Ltd. | Method and apparatus to provide facility and module redundancy in telecommunication switching equipment |
-
1995
- 1995-03-09 JP JP5020195A patent/JP3250778B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| １９９５信学春季大会 Ｂ−８９５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08251184A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3003051B2 (ja) | デュアルスイッチプレーン動作ａｔｍスイッチ | |
| WO1998026611A2 (en) | Switch fabric switchover in an atm network switch | |
| JP3685978B2 (ja) | 冗長光多分岐通信システム | |
| JPH0498917A (ja) | Ａｔｍ伝送路の無瞬断切替方法及び回路 | |
| JP3250778B2 (ja) | 短瞬断切替回路および無瞬断切替回路 | |
| US6895024B1 (en) | Efficient implementation of 1+1 port redundancy through the use of ATM multicast | |
| JP2500743B2 (ja) | ディジタルクロスコネクト装置 | |
| JP2003273805A (ja) | 光伝送装置 | |
| JPH04286242A (ja) | 無瞬断切替え装置と方法 | |
| KR970004795B1 (ko) | 장해로 인한 출력신호의 손실 또는 손상으로부터 시스템을 보호하는 장치 및 방법 | |
| JPH0454738A (ja) | 受信端切り替え伝送方式 | |
| JP3189158B2 (ja) | 現用予備切替方式 | |
| JPH10126432A (ja) | 交差型二重化構成を有するパッシブダブルスター通信システム | |
| JPH0563683A (ja) | デイジタル伝送用冗長系切替え装置 | |
| JP2947185B2 (ja) | 伝送路切替システム | |
| JPH11331374A (ja) | クロスバスイッチ装置及びその冗長化方法 | |
| JPH04337935A (ja) | データ切替方式 | |
| JP3950741B2 (ja) | 無瞬断切替方式 | |
| JPH08186575A (ja) | 無瞬断切替システム | |
| JPH1093480A (ja) | 伝送路切替装置 | |
| JP3310495B2 (ja) | 無瞬断バーチャルパス切替えシステム | |
| JPH0787065A (ja) | データ切替え器 | |
| JP3302233B2 (ja) | 無瞬断切替方式 | |
| JPH10262098A (ja) | ラインプロテクションシステム | |
| JPH104411A (ja) | バッファ障害回避制御回路及び交換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |