KR19990055661A

KR19990055661A - 듀얼포트램을 이용한 시스템 제어장치 및 방법

Info

Publication number: KR19990055661A
Application number: KR1019970075616A
Authority: KR
Inventors: 심창연
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-27
Filing date: 1997-12-27
Publication date: 1999-07-15

Abstract

본 발명은 듀얼포트램을 이용한 시스템 제어장치 및 방법에 관한 것으로, 특히 불특정한 고장허용장치의 CPU (A)(20)에서 제어되는 각종 데이터를 저장시키는 CPU (A)의 메모리(10)와; 상기 CPU (A)의 메모리(10)에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (A)(20)와; 소정의 CPU (B)의 메모리(40)에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (B)(30)와; 상기 CPU (B)(30)에서 제어되는 각종 데이터를 저장시키는 CPU (B)의 메모리(40)와; 상기 CPU (A)(20)에서 제어되는 소정의 데이터를 포트 A를 이용하여 입력받고, 상기 CPU (B)(30)에서 제어되는 소정의 데이터를 포트 B를 이용하여 입력받아, 상기 CPU (A)(20) 및 CPU (B)(30)가 에러상태인지 아닌지 제어하기 위한 데이터를 저장시키는 듀얼포트램(50)과; 상기 CPU (A)(20)나 CPU (B)(30)에 에러가 발생되면 인터럽트를 걸어준 후, 사용자에게 알려주는 출력부(60)를 포함하여 구성된 것을 특징으로 하며, 이러한 본 발명은 고장허용 시스템에 두 개의 CPU를 장착하고 각각의 CPU와 듀얼포트램을 연결하여 연속적으로 제어할 수 있도록 하여, 상기 고장허용 시스템의 상태를 신속하게 제어할 수 있는 효과가 있다.

Description

듀얼포트램을 이용한 시스템 제어장치 및 방법

본 발명은 고장허용 시스템(Fault Tolerant System)에 관한 것으로, 특히 소정의 듀얼포트램(Dual Port RAM)을 이용하여, 상기 고장허용 시스템내부에 장착되어 있는 각종 CPU를 연결하여, 상기 CPU의 상태를 연속적으로 제어할 수 있도록 하는 듀얼포트램을 이용한 시스템 제어장치 및 방법에 관한 것이다.

주지하다시피, 듀얼포트램은 일반적으로 하나의 입출력 포트를 갖고 있는 디램과는 달리 입출력 포트가 두 개임으로 별도의 CPU에 대해서 입,출력을 수행 할 수 있는 램이다.

고도로 안전성을 확보해야 하는 각종 정밀기기에서는 동작의 신뢰성을 확보할 수 있는 여러 가지 방법이 구현되고 있는데, 제어의 중추인 CPU를 두 개 장착하는 것도 그 방법이다.

그러나, 상기와 같이 두 개의 CPU를 장착하여 사용할 경우 하나의 CPU가 오동작하게 되면 시스템전체의 동작을 멈추게한 상태에서, 상기 CPU의 상태를 점검해야 함으로써 막대한 경제적인 손실이 야기되는 문제점이 있었다.

본 발명의 목적은, 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 종래의 고장허용장치에서, 소정의 듀얼포트램을 이용하여 상기 고장허용장치에 있는 두 개의 CPU를 연속적으로 제어하여, 시스템 오동작을 방지할 수 있는 장치 및 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명 듀얼포트램을 이용한 시스템 제어장치는, 불특정한 고장허용장치의 CPU (A)에서 제어되는 각종 데이터를 저장시키는 CPU (A)의 메모리와; 상기 CPU (A)의 메모리에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (A)와; 소정의 CPU (B)의 메모리에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (B)와; 상기 CPU (B)에서 제어되는 각종 데이터를 저장시키는 CPU (B)의 메모리와; 상기 CPU (A)에서 제어되는 소정의 데이터를 포트 A를 이용하여 입력받고, 상기 CPU (B)에서 제어되는 소정의 데이터를 포트 B를 이용하여 입력받아, 상기 CPU (A) 및 CPU (B)가 에러상태인지 아닌지 제어하기 위한 데이터를 저장시키는 듀얼포트램과; 상기 CPU (A)나 CPU (B)에 에러가 발생되면 인터럽트를 걸어준 후, 사용자에게 알려주는 출력부를 포함하여 구성된 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명 듀얼포트램을 이용한 시스템 제어방법중에서, CPU(A)의 동작은, 상기 CPU (A)의 각종 시스템 제어(S1)를 시작한 후, 소정의 듀얼포트램에 A포트를 이용하여 상기 듀얼포트램의 A번지에 소정의 데이터를 기록(S2)하고, 상기 듀얼포트램의 B번지 정보를 읽은 후(S3), 상기 듀얼포트램의 A번지에 쓰여져 있는 데이터 값과 B번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S4), 같으면 다시 CPU (A)의 각종 시스템 제어(S1)를 수행하고, 다르면 상기 CPU (A)가 출력부에 인터럽트를 걸어주어(S5), 상기 CPU (A)의 상태를 사용자에게 통보해주는 방법을 포함하여 구성된 것을 특징으로 한다.

또한, 상기와 같은 목적을 달성하기 위하여 본 발명 듀얼포트램을 이용한 시스템 제어방법중에서, CPU(B)의 동작은, 상기 CPU (B)의 각종 시스템 제어(S7)를 시작한 후, 소정의 듀얼포트램에 B포트를 이용하여 상기 듀얼포트램의 B번지에 소정의 데이터를 기록(S8)하고, 상기 듀얼포트램의 A번지 정보를 읽은 후(S9), 상기 듀얼포트램의 B번지에 쓰여져 있는 데이터 값과 A번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S10), 같으면 다시 CPU (B)의 각종 시스템 제어(S7)를 수행하고, 다르면 상기 CPU (B)가 출력부에 인터럽트를 걸어주어(S11), 상기 CPU (B)의 상태를 사용자에게 통보해주는 방법을 포함하여 구성된 것을 특징으로 한다.

도 1 은 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어장치 의 구성을 나타낸 기능 블럭도,

도 2 는 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어를 위 한 CPU(A)의 동작상태를 나타낸 제어흐름도,

도 3 은 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어를 위 한 CPU(B)의 동작상태를 나타낸 제어흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : CPU(A)의 메모리 20 : CPU(A)

30 : CPU(B) 40 : CPU(B)의 메모리

50 : 듀얼포트램 60 : 출력부

이하, 첨부도면을 참조하여 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어장치 및 방법을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어장치의 구성을 나타낸 기능 블럭도로서, 도시한 바와 같이, CPU (A)의 메모리(10)는 불특정한 고장허용장치의 CPU (A)(20)에서 제어되는 각종 데이터를 저장시키고, CPU (A)(20)는 상기 CPU (A)의 메모리(10)에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하며, CPU (B)(30)는 소정의 CPU (B)의 메모리(40)에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어한다.

또한, CPU (B)의 메모리(40)는 상기 CPU (B)(30)에서 제어되는 각종 데이터를 저장시키고, 듀얼포트램(50)는 상기 CPU (A)(20)에서 제어되는 소정의 데이터를 포트 A를 이용하여 입력받고, 상기 CPU (B)(30)에서 제어되는 소정의 데이터를 포트 B를 이용하여 입력받아, 상기 CPU (A)(20) 및 CPU (B)(30)가 에러상태인지 아닌지 제어하기 위한 데이터를 저장시키며, 출력부(60)는 상기 CPU (A)(20)나 CPU (B)(30)에 에러가 발생되면 인터럽트를 걸어준 후, 사용자에게 알려주는 것으로 본 실시예를 구성한다.

또한, 도 2는 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어를 위한 CPU(A)의 동작상태를 나타낸 제어흐름도로서, 도시한 바와 같이, 상기 CPU (A)(20)의 각종 시스템 제어(S1)를 시작한 후, 소정의 듀얼포트램(50)에 A포트를 이용하여 상기 듀얼포트램(50)의 A번지에 소정의 데이터를 기록(S2)하고, 상기 듀얼포트램(50)의 B번지 정보를 읽은 후(S3), 상기 듀얼포트램(50)의 A번지에 쓰여져 있는 데이터 값과 B번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S4), 같으면 다시 CPU (A)(20)의 각종 시스템 제어(S1)를 수행하고, 다르면 상기 CPU (A)(20)가 출력부(60)에 인터럽트를 걸어주어(S5), 상기 CPU (A)(20)의 상태를 사용자에게 통보해주는 방법으로 본 실시예를 구성한다.

또한, 도 3은 본 발명의 일 실시예에 따른 듀얼포트램을 이용한 시스템 제어를 위한 CPU(B)의 동작상태를 나타낸 제어흐름도로서, 도시한 바와 같이, 상기 CPU (B)(30)의 각종 시스템 제어(S7)를 시작한 후, 소정의 듀얼포트램(50)에 B포트를 이용하여 상기 듀얼포트램(50)의 B번지에 소정의 데이터를 기록(S8)하고, 상기 듀얼포트램(50)의 A번지 정보를 읽은 후(S9), 상기 듀얼포트램(50)의 B번지에 쓰여져 있는 데이터 값과 A번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S10), 같으면 다시 CPU (B)(30)의 각종 시스템 제어(S7)를 수행하고, 다르면 상기 CPU (B)(30)가 출력부(60)에 인터럽트를 걸어주어(S11), 상기 CPU (B)(30)의 상태를 사용자에게 통보해주는 방법으로 본 실시예를 구성한다.

이하, 상기와 같이 구성된 듀얼포트램을 이용한 시스템 제어장치 및 방법의 동작과정을 첨부된 도면을 참조하여 더욱 상세히 설명하면 다음과 같다.

먼저, 불특정한 장치에서 사용하는 각종 CPU에서 고장이 발생하면, 현재 사용하고 있는 전체적인 시스템을 중지시켜 놓고 상태를 체크해야 하는데, 이를 방지하기 위해 소정의 고장허용 시스템을 사용하고 있다.

또한, 상기 고장허용 시스템에서 사용하는 두 개의 CPU인 CPU (A)(20)와 CPU (B)(30)를 소정의 듀얼포트램(50)과 연결하기 위해 각각 A, B포트를 이용하여 상호 연결시킨다.

상기 CPU (A)(20)는 별도의 CPU (A)의 메모리(10)를 사용하고 상기 CPU (B)(30)역시 별도의 CPU (B)의 메모리(40)를 사용하여, 각각의 CPU에서 제어되는 모든 데이터를 저장시킨다.

이후, 상기 CPU (A)(20)에서 일반적인 연산을 수행(S1)하다가, 포트 A를 이용하여 상기 듀얼포트램(50)의 A번지에 소정의 데이터를 기록(S2)하고, 상기 듀얼포트램(50)의 B번지에 기록되어 있는 정보를 상기 포트 A를 이용하여 읽는다(S3).

또한, 상기 CPU (A)(20)에서 상기 듀얼포트램(50)의 A번지에 쓰여져 있는 값과 B번지에 쓰여져 있는 값이 같은지 판단(S4)하여, 같으면 다시 상기 CPU (A)(20)에서 일반적인 연산을 수행(S1)하고, 다르면 출력부(60)에 소정의 인터럽트를 걸어주어(S5) 상기 CPU (A)(20)의 상태가 불량함을 사용자에게 통보(S6)한다.

이어, 상기 CPU (B)(30)에서도 일반적인 연산을 수행(S7)하다가, 포트 B를 이용하여 상기 듀얼포트램(50)의 B번지에 소정의 데이터를 기록(S8)하고, 상기 듀얼포트램(50)의 A번지에 기록되어 있는 정보를 상기 포트 B를 이용하여 읽는다(S9).

또한, 상기 CPU (B)(30)에서 상기 듀얼포트램(50)의 B번지에 쓰여져 있는 값과 A번지에 쓰여져 있는 값이 같은지 판단(S10)하여, 같으면 다시 상기 CPU (B)(30)에서 일반적인 연산을 수행(S7)하고, 다르면 출력부(60)에 소정의 인터럽트를 걸어주어(S11) 상기 CPU (B)(30)의 상태가 불량함을 사용자에게 통보(S12)한다.

이와같이, 상기 CPU (A)(20)의 동작과 CPU (B)(30)의 동작을 연속적으로 수행하기 위해 듀얼포트램(50)을 사용함으로써, 하나의 CPU로 다른 CPU를 제어할 수 있도록 하고, 에러가 발생되면 사용자에게 신속하게 알려주어 시스템의 전원을 오프시키지 않고 바로 제어할 수 있다.

이때, 상기 듀얼포트램(50)의 A번지와 B번지에 저장되는 값은 미리 정해진 바이트 데이터를 입력시키는데, B번지에 입력되는 값을 A번지에 입력되는 값보다 하나씩 비껴가게 설정하여 서로의 데이터를 구분한다.

한편, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형실시할 수 있는바, 상기 듀얼포트램을 이용하여 다수개의 CPU를 탑재한 교환기등과 같은 대규모 시스템에서 각각의 CPU의 동작상태를 확인하는데 사용할 수 있다.

이상에서 살펴본 바와 같이 본 발명 듀얼포트램을 이용한 시스템 제어장치 및 방법은, 고장허용 시스템에 두 개의 CPU를 장착하고 각각의 CPU와 듀얼포트램을 연결하여 연속적으로 제어할 수 있도록 하여, 고장이 발생했을 때 출력부를 통해 사용자에게 즉시 알려줌으로써, 상기 고장허용 시스템의 상태를 신속하게 제어할 수 있으며, 상기 시스템의 동작이 중단되지 않고도 시스템을 제어할 수 있어 시스템 다운으로 인한 손해를 감소시킬 수 있는 효과가 있다.

Claims

불특정한 고장허용장치의 CPU (A)에서 제어되는 각종 데이터를 저장시키는 CPU (A)의 메모리와; 상기 CPU (A)의 메모리에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (A)와; 소정의 CPU (B)의 메모리에 저장되어 있는 소정의 데이터를 근거로, 소정의 CPU가 에러상태인지 아닌지 제어하는 CPU (B)와; 상기 CPU (B)에서 제어되는 각종 데이터를 저장시키는 CPU (B)의 메모리와; 상기 CPU (A)에서 제어되는 소정의 데이터를 포트 A를 이용하여 입력받고, 상기 CPU (B)에서 제어되는 소정의 데이터를 포트 B를 이용하여 입력받아, 상기 CPU (A) 및 CPU (B)가 에러상태인지 아닌지 제어하기 위한 데이터를 저장시키는 듀얼포트램과; 상기 CPU (A)나 CPU (B)에 에러가 발생되면 인터럽트를 걸어준 후, 사용자에게 알려주는 출력부를 포함하여 구성된 것을 특징으로 하는 듀얼포트램을 이용한 시스템 제어장치.
제 1항에 있어서, 상기 듀얼포트램은, 한 개의 CPU에 하나의 포트를 사용하고 다른 CPU에도 다른 포트를 사용 즉, 각각의 CPU에 각각의 포트를 사용하여, 한 개의 CPU에서 소정의 데이터 입력이 끝난후, 바로 다른 CPU에서 데이터가 입력되어 연속적으로 두 개의 CPU에서 데이터를 입력시킬수 있도록 구성된 것을 특징으로 하는 듀얼포트램을 이용한 시스템 제어장치.
제 1항에 있어서, 상기 출력부는, 사용자에게 두 개의 CPU가 에러상태임을 알려주기 위해 고장허용 시스템의 외부에, 소정의 디스플레이용 모니터 등을 설치하여 사용자가 눈으로 볼 수 있도록 하는 것을 특징으로 하는 듀얼포트램을 이용한 시스템 제어장치.
소정의 듀얼포트램을 이용한 시스템 제어를 위한 CPU(A)의 동작은, 상기 CPU (A)의 각종 시스템 제어(S1)를 시작한 후, 소정의 듀얼포트램에 A포트를 이용하여 상기 듀얼포트램의 A번지에 소정의 데이터를 기록(S2)하고, 상기 듀얼포트램의 B번지 정보를 읽은 후(S3), 상기 듀얼포트램의 A번지에 쓰여져 있는 데이터 값과 B번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S4), 같으면 다시 CPU (A)의 각종 시스템 제어(S1)를 수행하고, 다르면 상기 CPU (A)가 출력부에 인터럽트를 걸어주어(S5), 상기 CPU (A)의 상태를 사용자에게 통보해주는 방법을 포함하여 구성된 것을 특징으로 하는 듀얼포트램을 이용한 시스템 제어방법.
소정의 듀얼포트램을 이용한 시스템 제어를 위한 CPU(B)의 동작은, 상기 CPU (B)의 각종 시스템 제어(S7)를 시작한 후, 소정의 듀얼포트램에 B포트를 이용하여 상기 듀얼포트램의 B번지에 소정의 데이터를 기록(S8)하고, 상기 듀얼포트램의 A번지 정보를 읽은 후(S9), 상기 듀얼포트램의 B번지에 쓰여져 있는 데이터 값과 A번지에 쓰여져 있는 데이터 값이 같은지 판단하여(S10), 같으면 다시 CPU (B)의 각종 시스템 제어(S7)를 수행하고, 다르면 상기 CPU (B)가 출력부에 인터럽트를 걸어주어(S11), 상기 CPU (B)의 상태를 사용자에게 통보해주는 방법을 포함하여 구성된 것을 특징으로 하는 듀얼포트램을 이용한 시스템 제어방법.