JPS61193222A - 可搬形記憶装置 - Google Patents
可搬形記憶装置Info
- Publication number
- JPS61193222A JPS61193222A JP60033789A JP3378985A JPS61193222A JP S61193222 A JPS61193222 A JP S61193222A JP 60033789 A JP60033789 A JP 60033789A JP 3378985 A JP3378985 A JP 3378985A JP S61193222 A JPS61193222 A JP S61193222A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- battery
- input
- battery voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子機器の外部記憶装置として使用される
可搬形ぎ記憶装置に関するものである。
可搬形ぎ記憶装置に関するものである。
第２図は従来のこの−の記憶装置を示すブロック図であ
る。図において、（１）は外部からのデータを入出力制
御回路に伝達するデータ入出力端子、（２）は前記デー
タ入出力端子（１）からの入出力データをメモリ（３）
に読出しあるいは記憶の制御を行なう入出力制御回路、
（３）は入出力制御回路の制御によってデータの読出し
および記憶を行なうメそり、（４）は前記各回路に電源
を供給するための電源端子、（５）はメモリ（３）のデ
ータ保持を行なう電池である。
る。図において、（１）は外部からのデータを入出力制
御回路に伝達するデータ入出力端子、（２）は前記デー
タ入出力端子（１）からの入出力データをメモリ（３）
に読出しあるいは記憶の制御を行なう入出力制御回路、
（３）は入出力制御回路の制御によってデータの読出し
および記憶を行なうメそり、（４）は前記各回路に電源
を供給するための電源端子、（５）はメモリ（３）のデ
ータ保持を行なう電池である。
第３図は可搬形記憶装置と可搬形記憶装置を制御する電
子機器の構成図である。図において、（６）は可搬形記
憶装置、（７）は可搬形記憶装置（６）とのデータの入
出力を制御する電子機器である。
子機器の構成図である。図において、（６）は可搬形記
憶装置、（７）は可搬形記憶装置（６）とのデータの入
出力を制御する電子機器である。
つぎに、動作について説明する。可搬形記憶装置（６）
を電子機器（７）に接続すると、電源端子（４）に電子
機器（７）から電源が供給される。この電源は入出力制
御回路（２）およびメモリ（３）の電源として供給され
る。データ入出力端子（１）より書込みデータが入力さ
れると、入出力制御回路（２）はメモリ（３）に書込み
制御信号とデータを送る。メモリ（３）は入出力制御回
路（２）より送られた制御信号とデータによって、書込
みデータを記憶する。データの入出力を終了した後、可
搬形記憶装置（６）は電子機器（７）からはずされる。
を電子機器（７）に接続すると、電源端子（４）に電子
機器（７）から電源が供給される。この電源は入出力制
御回路（２）およびメモリ（３）の電源として供給され
る。データ入出力端子（１）より書込みデータが入力さ
れると、入出力制御回路（２）はメモリ（３）に書込み
制御信号とデータを送る。メモリ（３）は入出力制御回
路（２）より送られた制御信号とデータによって、書込
みデータを記憶する。データの入出力を終了した後、可
搬形記憶装置（６）は電子機器（７）からはずされる。
この時点からメモリ（３）に記憶されたデータは電池（
５）によって保持される。
５）によって保持される。
従来の可搬形記憶装置は以上のように構成されているの
で、データの入出力の際、電池（５）の電圧がメモリ（
３）のデータ保持ができない電圧値まで低下していても
、これに関係なく、電子機器（７）との間でデータ入出
力を行なうため、可搬形記憶装置（６）を電子機器（７
）からはずすとメモリ（３）のデータが破壊されるとい
う問題があった。
で、データの入出力の際、電池（５）の電圧がメモリ（
３）のデータ保持ができない電圧値まで低下していても
、これに関係なく、電子機器（７）との間でデータ入出
力を行なうため、可搬形記憶装置（６）を電子機器（７
）からはずすとメモリ（３）のデータが破壊されるとい
う問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、メモリ（３）の−一夕破壊を未然゛に防ぐこ
とができる可搬形配憶装置を得ることを目的とする。
たもので、メモリ（３）の−一夕破壊を未然゛に防ぐこ
とができる可搬形配憶装置を得ることを目的とする。
この発明に係る可搬形記憶装置は、電池電圧の降下を検
知し、電池電圧異常の情報を出力する電池電圧チェック
回路を設けたものである。
知し、電池電圧異常の情報を出力する電池電圧チェック
回路を設けたものである。
この発明においては、電池電圧の降下によりメモリに記
憶されたデータを保持することができなくなる以前に電
池電圧チェック回路がその旨の情報を出力し、これによ
りデータの破壊が防止される。 ゛ 〔実施例〕 第１図はこの発明の一実施例のブロック図であり、従来
のものと同一部所には同一符号を付して説明を省略する
。
憶されたデータを保持することができなくなる以前に電
池電圧チェック回路がその旨の情報を出力し、これによ
りデータの破壊が防止される。 ゛ 〔実施例〕 第１図はこの発明の一実施例のブロック図であり、従来
のものと同一部所には同一符号を付して説明を省略する
。
第１図において、（８）は電池（５）の電圧をチェック
し電池電圧の状態を出力する電池電圧チェック回路、（
９）は電池電圧チェック回路（８）の出力信号を外部忙
伝達する電池電圧出力端子である。
し電池電圧の状態を出力する電池電圧チェック回路、（
９）は電池電圧チェック回路（８）の出力信号を外部忙
伝達する電池電圧出力端子である。
つぎに、上記構成の動作一ついて説明する。
可搬形記憶装置（６）を電子機器（７）に接続すると、
１源端子（４）に電子機器（７）から電源が供給される
。
１源端子（４）に電子機器（７）から電源が供給される
。
電池（５）の電圧がメモリ（３）のデータ保持を充分性
なえる状態にあるとき、電池電圧チェック回路（８）は
、電池異常出力端子（９）に正常なる信号を出力する。
なえる状態にあるとき、電池電圧チェック回路（８）は
、電池異常出力端子（９）に正常なる信号を出力する。
電子機器（７）は、この正常なる信号を受けとシ、デー
タ入出力端子（１）に嘗込みデータを送る。入出力制御
回路（２）は誉込み制御信号とデータをメモリ（３）に
送シ、メモリ（３）はデータを記憶する◎電池（５）の
電圧がメモリ（３）のデータ保持を行なえない電池電圧
異常の状ＭＩＡｌｃあるとき、電池電圧チェノ２回路（
８）は、電池異常出力端子（９）に異常なる信号を出力
する。電子機器（７）はこの異常なる信号を受けと〕、
可搬形記憶装置（６）の異常を検知する。
タ入出力端子（１）に嘗込みデータを送る。入出力制御
回路（２）は誉込み制御信号とデータをメモリ（３）に
送シ、メモリ（３）はデータを記憶する◎電池（５）の
電圧がメモリ（３）のデータ保持を行なえない電池電圧
異常の状ＭＩＡｌｃあるとき、電池電圧チェノ２回路（
８）は、電池異常出力端子（９）に異常なる信号を出力
する。電子機器（７）はこの異常なる信号を受けと〕、
可搬形記憶装置（６）の異常を検知する。
、よって以降のデータ書込み動作を中断する。
なお、上記実施例では、電池異常出力端子（９）を設け
たものを示したが、電池電圧チェック回路（８）の結果
をデータ入出力端子（１） Ｋ出力してもよい。
たものを示したが、電池電圧チェック回路（８）の結果
をデータ入出力端子（１） Ｋ出力してもよい。
また、電池電圧チェック回路（８）の出力をアナログ出
力としてもよい。
力としてもよい。
上記実施例では、可搬形記憶装置（６）を接続する電子
機器（７）に電池電圧の状態倉出力したが、可搬形記憶
装ａｌｌ（６）自体に識別情報を説示させるようにして
もよい。
機器（７）に電池電圧の状態倉出力したが、可搬形記憶
装ａｌｌ（６）自体に識別情報を説示させるようにして
もよい。
以上のように、この発明忙よれば、メモリのデータ保持
用電池の電圧を電池電圧チェック回路で確認できるよう
に構成したので、メモリのデータ破壊を未然忙防ぐこと
かで・き、信頼性の高い可搬形記憶装置を得ることがで
きる。
用電池の電圧を電池電圧チェック回路で確認できるよう
に構成したので、メモリのデータ破壊を未然忙防ぐこと
かで・き、信頼性の高い可搬形記憶装置を得ることがで
きる。
第１図はこの発明の一笑施例坪よる可搬形記憶装置を示
すブロック図、第２図昧従来の可搬形記憶装置を示すブ
ロック図、第３図は可搬形記憶装置と可搬形記憶装置を
接続する電子機器との構成図である。 なお、口中、（１）はデータ入出力端子、（２）は入出
力制御回路、（３）はメそり、（５）は電池、（８）は
電池電圧チェック回路である。 なお１図中、同一符号は同一もしくは相当部分を示す。
すブロック図、第２図昧従来の可搬形記憶装置を示すブ
ロック図、第３図は可搬形記憶装置と可搬形記憶装置を
接続する電子機器との構成図である。 なお、口中、（１）はデータ入出力端子、（２）は入出
力制御回路、（３）はメそり、（５）は電池、（８）は
電池電圧チェック回路である。 なお１図中、同一符号は同一もしくは相当部分を示す。
Claims (1)
- （１）、データ入出力端子より入力あるいは出力するデ
ータの処理を行なう入出力制御回路と、前記入出力制御
回路の制御によりデータの読出しおよび記憶を行なうメ
モリと、前記メモリのデータ保持を行なう電池と、前記
電池の電圧チェックを行ないその結果を出力する電池電
圧チェック回路とを具備した可搬形記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033789A JPS61193222A (ja) | 1985-02-21 | 1985-02-21 | 可搬形記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60033789A JPS61193222A (ja) | 1985-02-21 | 1985-02-21 | 可搬形記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61193222A true JPS61193222A (ja) | 1986-08-27 |
Family
ID=12396236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60033789A Pending JPS61193222A (ja) | 1985-02-21 | 1985-02-21 | 可搬形記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61193222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352259A (ja) * | 1991-05-30 | 1992-12-07 | Sharp Corp | 外部電源端子を備える小型電子機器のメモリ保護装置 |
| JPH0720651U (ja) * | 1994-06-27 | 1995-04-11 | セイコーエプソン株式会社 | Ｉｃカード |
-
1985
- 1985-02-21 JP JP60033789A patent/JPS61193222A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352259A (ja) * | 1991-05-30 | 1992-12-07 | Sharp Corp | 外部電源端子を備える小型電子機器のメモリ保護装置 |
| JPH0720651U (ja) * | 1994-06-27 | 1995-04-11 | セイコーエプソン株式会社 | Ｉｃカード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667920B2 (ja) | Ｉｃカード | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| JP2755065B2 (ja) | 情報処理装置 | |
| JPS61206995A (ja) | 可搬形記憶装置 | |
| JPH02100743A (ja) | 電子機器 | |
| JPH02135589A (ja) | Ｉｃカードシステム | |
| JPH0414374B2 (ja) | ||
| JPH0734385Y2 (ja) | 信号発生装置 | |
| JPS5825286B2 (ja) | 入出力装置 | |
| JPS63224079A (ja) | 磁気デイスク装置の書込動作中断記憶回路 | |
| JPH01200455A (ja) | パリティ機能を有する半導体記憶装置に於けるパリティ機能テスト方法 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPH09297714A (ja) | データバックアップ方法および装置 | |
| JPS62242287A (ja) | Ｉｃカ−ド | |
| JPS61132048A (ja) | メモリバツクアツプ装置 | |
| JPS58224500A (ja) | メモリ間欠障害救済方式 | |
| JPS61198489A (ja) | バブルカセツト装置 | |
| JPS613258A (ja) | 補助記憶装置のデ−タ保護システム | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPH03276348A (ja) | Ｉｃカードのチェック方法 | |
| JPH0683720A (ja) | データバックアップ式コンピュータシステム | |
| JPS63163614A (ja) | 電源瞬断検出方式 | |
| JPS63311550A (ja) | メモリチェック方式 | |
| JPH07101403B2 (ja) | 外部記憶装置を有する出力装置 | |
| JPS60225953A (ja) | 復電時のメモリチエツク方法 |