JPS62242287A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS62242287A JPS62242287A JP61084980A JP8498086A JPS62242287A JP S62242287 A JPS62242287 A JP S62242287A JP 61084980 A JP61084980 A JP 61084980A JP 8498086 A JP8498086 A JP 8498086A JP S62242287 A JPS62242287 A JP S62242287A
- Authority
- JP
- Japan
- Prior art keywords
- card
- data
- circuit
- functional
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 5
- 238000013500 data storage Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 20
- 230000006870 function Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主要な回路部分が2重化されたICカードに
関する。
関する。
ICカードは最も広義には集積回路(、I C)を含ん
だカードすべてを意味するが、通常はIS。
だカードすべてを意味するが、通常はIS。
(国際標準化機構)の準拠カードを意味している。
従来のISO準拠カードは、マイクロコンピュータを1
つ内蔵しており、第5図に示すようにICカード1の一
方の面に配置された接続端子2を通じて、ICカード書
取読込装!t3との間でデータの交換を行ったり、外部
電源との接続が行われるようになっている。
つ内蔵しており、第5図に示すようにICカード1の一
方の面に配置された接続端子2を通じて、ICカード書
取読込装!t3との間でデータの交換を行ったり、外部
電源との接続が行われるようになっている。
ところでICカードは通常の場合、メモリとマイクロプ
ロセッサを内蔵しており、メモリ内にデータの書き込み
が可能である。従来のクレジットカード等のIDカード
でも、カード面に配置された磁気ストライプにデータを
書き込むことが可能である。しかしながら磁気ストライ
プには、オンラインでセンタ側のファイルに格納するデ
ータを呼び出す°ための識別データ等がすでに書き込ま
れており、記憶容量が比較的小さいのでこれに各種デー
タを追記することは一般的でない。
ロセッサを内蔵しており、メモリ内にデータの書き込み
が可能である。従来のクレジットカード等のIDカード
でも、カード面に配置された磁気ストライプにデータを
書き込むことが可能である。しかしながら磁気ストライ
プには、オンラインでセンタ側のファイルに格納するデ
ータを呼び出す°ための識別データ等がすでに書き込ま
れており、記憶容量が比較的小さいのでこれに各種デー
タを追記することは一般的でない。
ICカードの場合には、そのメモリが比較的大容量なの
で、各種データを記憶させることができる。ICカード
はしかもマイクロプロセッサを内蔵しているので、オフ
ライン処理が可能であり1、メモリ丙のデータをセンタ
側のファイルと異なったものにすることができる。これ
は、同一のデータをセンタ側とICカードに2重に格納
し管理するという無駄を省くことができることを意味す
る。
で、各種データを記憶させることができる。ICカード
はしかもマイクロプロセッサを内蔵しているので、オフ
ライン処理が可能であり1、メモリ丙のデータをセンタ
側のファイルと異なったものにすることができる。これ
は、同一のデータをセンタ側とICカードに2重に格納
し管理するという無駄を省くことができることを意味す
る。
ところで、ICカードは個人が携帯使用するので、カー
ドの変形や使用者の不注意による高圧印加等によって内
蔵の集積回路に障害を発生させる場合がある。ICカー
ドを高温の場所に放置した場合も同様である。また、書
き込みが可能なROM (リード・オンリ・メモリ)が
ICカードに使用されている場合には、書き込みの行な
える回数に制限があり、これを越えると回路動作に障害
を発生させる場合がある。
ドの変形や使用者の不注意による高圧印加等によって内
蔵の集積回路に障害を発生させる場合がある。ICカー
ドを高温の場所に放置した場合も同様である。また、書
き込みが可能なROM (リード・オンリ・メモリ)が
ICカードに使用されている場合には、書き込みの行な
える回数に制限があり、これを越えると回路動作に障害
を発生させる場合がある。
従来、ICカードに障害が発生してもこれをカード側で
検出する手段がなく、データの入力等が続行されること
となった。このため、カード内のメモリに書き込まれて
いた有効なデータが後に処理したデータに置き換えられ
て無くなってしまったり、センタ側の装置が誤ったデー
タ処理を行う場合があった。すでに説明したように、I
Cカードにはセンタ側に存在しない独自のデータが格納
されている場合があるので、このようなデータが変質し
たり外部に取り出せなくなることは、時として重大な不
都合を発生させることになった。
検出する手段がなく、データの入力等が続行されること
となった。このため、カード内のメモリに書き込まれて
いた有効なデータが後に処理したデータに置き換えられ
て無くなってしまったり、センタ側の装置が誤ったデー
タ処理を行う場合があった。すでに説明したように、I
Cカードにはセンタ側に存在しない独自のデータが格納
されている場合があるので、このようなデータが変質し
たり外部に取り出せなくなることは、時として重大な不
都合を発生させることになった。
そこで本発明の目的は、内蔵の集積回路が障害を発生さ
せたら、これを検出することのできるICカードを提供
することにある。
せたら、これを検出することのできるICカードを提供
することにある。
本発明では、ICカードにおける通信、機密保護、デー
タの記憶の各動作を含んだ機能動作を行う機能回路を2
重化する。そしてこれら2重化された機能回路の対応す
る出力同士を比較し両者に不一致が存在するときこれを
検出する比較回路を用意し、不一致が検出されたときに
は一方の集積回路に障害が発生したものとする。
タの記憶の各動作を含んだ機能動作を行う機能回路を2
重化する。そしてこれら2重化された機能回路の対応す
る出力同士を比較し両者に不一致が存在するときこれを
検出する比較回路を用意し、不一致が検出されたときに
は一方の集積回路に障害が発生したものとする。
比較回路が障害の検出を行った場合には、データの処理
を中止し、記憶回路に書き込まれているデータの読み出
しを行わせることで、データの保全を図ることができる
。このとき、ICカードは2重化された機能回路におけ
る障害の生じていない回路側を判別し、こちらの側のメ
モリからデータの読み出しを行ってもよいし、2系統の
メモリを時分割で読み出し、センタ側で正常なデータの
方を採用するようにしてもよい。
を中止し、記憶回路に書き込まれているデータの読み出
しを行わせることで、データの保全を図ることができる
。このとき、ICカードは2重化された機能回路におけ
る障害の生じていない回路側を判別し、こちらの側のメ
モリからデータの読み出しを行ってもよいし、2系統の
メモリを時分割で読み出し、センタ側で正常なデータの
方を採用するようにしてもよい。
なお、2重化された機能回路は、それぞれ異なった集積
回路として構成することも可能であるし、1つの集積回
路として構成することも可能である。
回路として構成することも可能であるし、1つの集積回
路として構成することも可能である。
前者の場合にはカードのコストがかかるが、信頼性をよ
り高めることができる。
り高めることができる。
以下実施例につき本発明の詳細な説明する。
第1図は本発明の一実施例におけるICカードの回路構
成を表わしたものである。このICカードは、通信、機
密保護、データの記憶の各動作を少な(とも行うことの
できる機能回路を2重に備えている。第1の機能回路1
1には、接続端子2から送られてきたデータを受信する
ためのレシーバ12と、接続端子2にデータを送り出す
ためのドライバ13が備えられている。マイクロプロセ
ッサ14はこれらレシーバ12、ドライバ13およびメ
モリ15と接続されており、必要なデータ処理を行うよ
うになっている。記憶すべきデータは、ROMによって
構成されたメモリ15に格納されることになる。
成を表わしたものである。このICカードは、通信、機
密保護、データの記憶の各動作を少な(とも行うことの
できる機能回路を2重に備えている。第1の機能回路1
1には、接続端子2から送られてきたデータを受信する
ためのレシーバ12と、接続端子2にデータを送り出す
ためのドライバ13が備えられている。マイクロプロセ
ッサ14はこれらレシーバ12、ドライバ13およびメ
モリ15と接続されており、必要なデータ処理を行うよ
うになっている。記憶すべきデータは、ROMによって
構成されたメモリ15に格納されることになる。
第2の機能回路21も、レシーバ22、ドライバ23、
マイクロプロセッサ24およびメモリ25を備えている
。レシーバ22は第1の機能回路11の場合と同様に接
続端子2に接続されている。これにより、第1の機能回
路11と第2の機能回路21は接続端子2に接続された
図示しないICカード読取書込装置によって全く同一の
データ処理を行うことになる。
マイクロプロセッサ24およびメモリ25を備えている
。レシーバ22は第1の機能回路11の場合と同様に接
続端子2に接続されている。これにより、第1の機能回
路11と第2の機能回路21は接続端子2に接続された
図示しないICカード読取書込装置によって全く同一の
データ処理を行うことになる。
第1の機能回路におけるドライバ13の出力は接続端子
2に与えられる他、比較器31の一方の入力となる。第
2の機能回路におけるドライバ23の出力は、接続端子
2には与えられず、比較器31の他方の入力となる。従
って、マイクロプロセッサ14.24の制御によってド
ライバ13.23がデータの出力を行っている場合には
、比較器31はこれらを逐一比較することになる。そし
て、いずれかの機能回路15.25に障害が発生して両
者の出力するデータに食い違いが生じたとき、比較器3
1はこれを検出し障害検出信号32を発生させる。両マ
イクロプロセッサ14.24はこの障害検出信号32に
よって割込処理を行う。
2に与えられる他、比較器31の一方の入力となる。第
2の機能回路におけるドライバ23の出力は、接続端子
2には与えられず、比較器31の他方の入力となる。従
って、マイクロプロセッサ14.24の制御によってド
ライバ13.23がデータの出力を行っている場合には
、比較器31はこれらを逐一比較することになる。そし
て、いずれかの機能回路15.25に障害が発生して両
者の出力するデータに食い違いが生じたとき、比較器3
1はこれを検出し障害検出信号32を発生させる。両マ
イクロプロセッサ14.24はこの障害検出信号32に
よって割込処理を行う。
すなわち、これ以後、メモリ15.25へのデータ書き
込みを抑止すると共に、ICカード読取書込装置3に対
して障害の発生したことを報告する。
込みを抑止すると共に、ICカード読取書込装置3に対
して障害の発生したことを報告する。
第2図はこれ以後のICカードの処理動作を表わしたも
のである。ICカードの障害報告が行われたら、第1の
機能回路11は所定のタイミングでメモリ15の読み出
しを開始し、その内容D1をドライバI3および接続端
子2を通してICカード読取書込装置3に送出する。I
Cカード読取書込装置3では、この内容をICカード1
の識別番号と共に記憶装置に記憶し、ICカードの複製
時に備えることになる。
のである。ICカードの障害報告が行われたら、第1の
機能回路11は所定のタイミングでメモリ15の読み出
しを開始し、その内容D1をドライバI3および接続端
子2を通してICカード読取書込装置3に送出する。I
Cカード読取書込装置3では、この内容をICカード1
の識別番号と共に記憶装置に記憶し、ICカードの複製
時に備えることになる。
第3図は、本発明の変形例を表わしたものである。この
変形例のICカードでは、第2の機能回路21のドライ
バ23Aに2つの出力線が接続されており、一方の出力
線はレシーバ22と共に第1図に示した接続端子2に接
続されている。他方の出力線は比較器31の比較入力端
子に接続されている。このICカードのその他の回路部
分は第1図に示した回路と全く同一である。
変形例のICカードでは、第2の機能回路21のドライ
バ23Aに2つの出力線が接続されており、一方の出力
線はレシーバ22と共に第1図に示した接続端子2に接
続されている。他方の出力線は比較器31の比較入力端
子に接続されている。このICカードのその他の回路部
分は第1図に示した回路と全く同一である。
この変形例のICカードでは、比較器31が障害を検出
し、第1図に示した両マイクロプロセッサ14.24に
割り込みがかかると、第4図に示すように予め定められ
た手順でまず一方のマイクロプロセッサ14が障害の報
告を行い、次に他方のマイクロプロセッサ24が同様の
報告を行う。
し、第1図に示した両マイクロプロセッサ14.24に
割り込みがかかると、第4図に示すように予め定められ
た手順でまず一方のマイクロプロセッサ14が障害の報
告を行い、次に他方のマイクロプロセッサ24が同様の
報告を行う。
このようにICカード読取書込装置3に対する報告が2
重に行われるのは、障害の程度によって一方の機能回路
の報告が不可能となる事態を想定したものである。
重に行われるのは、障害の程度によって一方の機能回路
の報告が不可能となる事態を想定したものである。
障害の報告が行われたら、まず最初に一方のマイクロプ
ロセッサ14がメモリ15の内容D1の読み出しを行う
。他方のマイクロプロセッサ24はレシーバ22を通じ
てこの状態を監視し、(i)内容D1の読み出しが終了
した場合、あるいは(ii )所定時間経過してもデー
タの読み出しが行われなかった場合にメモリ25の内容
D2の読み出しを行う。ICカード読取書込装置3は、
2つのメモリ15.25の内容を記憶する。そしてこれ
らの内容DI、D2を分析し、正常な内容をICカード
lの識別番号と共に記憶装置に蓄えて、ICカードの複
製時に備えることになる。
ロセッサ14がメモリ15の内容D1の読み出しを行う
。他方のマイクロプロセッサ24はレシーバ22を通じ
てこの状態を監視し、(i)内容D1の読み出しが終了
した場合、あるいは(ii )所定時間経過してもデー
タの読み出しが行われなかった場合にメモリ25の内容
D2の読み出しを行う。ICカード読取書込装置3は、
2つのメモリ15.25の内容を記憶する。そしてこれ
らの内容DI、D2を分析し、正常な内容をICカード
lの識別番号と共に記憶装置に蓄えて、ICカードの複
製時に備えることになる。
もちろん、ICカード読取書込装置はICカードから送
られてきた内容に誤りがなかったり、正しい内容を再生
したときには、この内容を書き込んだICカードを作成
し、これを臨時使用のカードあるいは正式に使用できる
カードとして即時に使用者に供給することもできる。こ
の場合には、障害の生じたICカードを装置内に取り込
んだり、このカードを再使用できないように処置する等
の措置をとることが必要である。
られてきた内容に誤りがなかったり、正しい内容を再生
したときには、この内容を書き込んだICカードを作成
し、これを臨時使用のカードあるいは正式に使用できる
カードとして即時に使用者に供給することもできる。こ
の場合には、障害の生じたICカードを装置内に取り込
んだり、このカードを再使用できないように処置する等
の措置をとることが必要である。
以上説明したように、本発明によれば通信、機密保護、
データの記憶の各動作を行う機能回路を2重化したので
、集積回路が故障した場合の被害を最小限に食い止める
ことができるばかりでな(、場合によっては故障した回
路部分に代って正常な回路部分を臨時的に動作させるこ
とにより、必要な情報処理を支障なく行わせることも可
能である。
データの記憶の各動作を行う機能回路を2重化したので
、集積回路が故障した場合の被害を最小限に食い止める
ことができるばかりでな(、場合によっては故障した回
路部分に代って正常な回路部分を臨時的に動作させるこ
とにより、必要な情報処理を支障なく行わせることも可
能である。
第1図は本発明の一実施例におけるICカードの回路構
成のブロック図、第2図はこのICカードに障害が発生
した場合の動作を示すタイミング図、第3図は本発明の
変形例におけるICカードの要部を示すブロック図、第
4図はこの変形例でICカードに障害が発生した場合の
動作を示すタイミング図、第5図はICカードを用いた
システムの接続関係を示すシステム構成図である。 1・・・・・・ICカード、2・・・・・・接続端子、
11.21・・・・・・機能回路、 14.24・・・・・・マイクロプロセッサ、15.2
5・・・・・・メモリ、 31・・・・・・比較器(比較回路)。 出 願 人 日本電気株式会社
成のブロック図、第2図はこのICカードに障害が発生
した場合の動作を示すタイミング図、第3図は本発明の
変形例におけるICカードの要部を示すブロック図、第
4図はこの変形例でICカードに障害が発生した場合の
動作を示すタイミング図、第5図はICカードを用いた
システムの接続関係を示すシステム構成図である。 1・・・・・・ICカード、2・・・・・・接続端子、
11.21・・・・・・機能回路、 14.24・・・・・・マイクロプロセッサ、15.2
5・・・・・・メモリ、 31・・・・・・比較器(比較回路)。 出 願 人 日本電気株式会社
Claims (4)
- 1. ICカード読取書込装置と接続される接続端子と
、この接続端子を通して通信、機密保護、データの記憶
の各動作を含んだ機能動作を行う2重化された機能回路
と、これら2重化された機能回路の対応する出力同士を
比較し両者に不一致が存在するときこれを検出する比較
回路とを具備することを特徴とするICカード。 - 2. 2重化された機能回路の対応する出力同士の比較
結果として比較回路がこれらの不一致を検出したとき、
前記機能回路に記憶されたデータの読み出しが行われる
ことを特徴とする特許請求の範囲第1項記載のICカー
ド。 - 3. 2重化された機能回路と比較回路とが1つの集積
回路として構成されていることを特徴とする特許請求の
範囲第1項記載のICカード。 - 4. 2重化された機能回路のそれぞれの回路部分が異
なった集積回路によって構成されていることを特徴とす
る特許請求の範囲第1項記載のICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61084980A JPS62242287A (ja) | 1986-04-15 | 1986-04-15 | Icカ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61084980A JPS62242287A (ja) | 1986-04-15 | 1986-04-15 | Icカ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62242287A true JPS62242287A (ja) | 1987-10-22 |
Family
ID=13845760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61084980A Pending JPS62242287A (ja) | 1986-04-15 | 1986-04-15 | Icカ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62242287A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH027184A (ja) * | 1988-02-08 | 1990-01-11 | Pitney Bowes Inc | フォールト・トーレラント・スマート・カード |
WO2001040951A1 (fr) * | 1999-12-01 | 2001-06-07 | Fujitsu Limited | Procede de controle de support d'enregistrement, dispositif de gestion de donnees et support d'enregistrement |
-
1986
- 1986-04-15 JP JP61084980A patent/JPS62242287A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH027184A (ja) * | 1988-02-08 | 1990-01-11 | Pitney Bowes Inc | フォールト・トーレラント・スマート・カード |
WO2001040951A1 (fr) * | 1999-12-01 | 2001-06-07 | Fujitsu Limited | Procede de controle de support d'enregistrement, dispositif de gestion de donnees et support d'enregistrement |
US6722572B2 (en) | 1999-12-01 | 2004-04-20 | Fujitsu Limited | Recording medium control method, data management apparatus, and recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5963979A (en) | System for updating inactive system memory using dual port memory | |
US6349390B1 (en) | On-board scrubbing of soft errors memory module | |
US4908502A (en) | Fault tolerant smart card | |
JPH10240873A (ja) | Icカード | |
JP2001236483A (ja) | 携帯可能電子装置 | |
JPS62242287A (ja) | Icカ−ド | |
JP2561181B2 (ja) | クロック同期形2重系回路 | |
EP0142983A2 (en) | Fault protection flip flop | |
US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
JPH1153487A (ja) | Icカードにおける書き込みデータの有効性判定方法 | |
JP2640139B2 (ja) | メモリカード | |
JPS63161741A (ja) | デ−タ伝送システム | |
JPS5831680B2 (ja) | 多重化記憶装置の制御方式 | |
KR880001219B1 (ko) | 컴퓨터 오동작 방지 인터페이스 회로 | |
JPH01142852A (ja) | 簡易型データ照合装置 | |
JPS61193222A (ja) | 可搬形記憶装置 | |
JPH0324601A (ja) | 制御方法 | |
JPH04252344A (ja) | コンピュータシステム | |
JPS6226740B2 (ja) | ||
JPH09190387A (ja) | 情報処理装置及びその主記憶装置 | |
JPH0716218B2 (ja) | 電子交換機二重化方式 | |
JPH031697A (ja) | ディジタルトランクのメモリ管理回路 | |
JPH0375577A (ja) | プリント板接続断検出方式 | |
Byrne | Common data buffer system | |
JPS6089993A (ja) | プリント基板の異常検出方法 |