KR880001219B1

KR880001219B1 - 컴퓨터 오동작 방지 인터페이스 회로

Info

Publication number: KR880001219B1
Application number: KR1019850001340A
Authority: KR
Inventors: 장석주
Original assignee: 금성계전 주식회사; 최선래
Priority date: 1985-03-04
Filing date: 1985-03-04
Publication date: 1988-07-11
Also published as: KR860007592A

Abstract

내용 없음.

Description

컴퓨터 오동작 방지 인터페이스 회로

제1도는 종래 컴퓨터의 원리를 보인 도면.

제2도는 본 발명의 제1실시예의 컴퓨터 오동작 방지 인터페이스 회로.

제4도는 컴퓨터 시스템의 출력파형을 보인 것으로, 제4(a)도는 RAM에 대한 읽기/쓰기 신호 파형도, 제4(b)도는 RAM에 대한 인에이블 신호 파형도, 제4(c)도는 RAM의 단자(CE)에 대한 최종신호 파형도이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 컴퓨터시스템 2 : RAM

3 : 어드레스 버스 4 : 데이타 버스

5 : 읽기/쓰기 신호라인 6 : RAM인 에이블 신호라인

7 : 키 8 : NOT회로

9,12 : NOR게이트 10,13 : OR게이트

11 : NAND게이트

본 발명은 컴퓨터의 오동작을 방지 하는 회로에 관한 것으로, 컴퓨터의 키입력에 의한 컴퓨터의 오동작과 컴퓨터자체의 탈조(malfunction)에 의한 오동작을 방지하는 인텨페이스 회로에 관한 것이다.

일반적으로 컴퓨터는 키보드상의 키를 조작자가 눌러 정보르 입력시키거나, 입력된 정보를 이용하도록 표시장치나 프린터상에 출력할 수 있는 기능을 가진 것으로 알려져 있다. 그러나 조작자가 키보드상에 키를 잘못 조작할 경우 컴퓨터는 컴퓨터내에 잘못된 정보를 입력하거나 잘못된 정보를 조작자가 얻게하고, 특히 컴퓨터 자체내의 탈조에 의한 기억 정보가 잘못 기억되거나 유실되어 버리는 일이 종종 발생하였다. 그때마다 조작자는 컴퓨터내에 입력된 정보를 확인 검색하여 에러정보를 교정하여야 하며, 컴퓨터가 탈조된 경우에는 컴퓨터내의 오작동 원인을 밝히고 기억 정보 내용의 전체적인 변경을 하거나 새로이 정보를 입력하여야 하는 번거로움을 감수해야 했다. 그러므로 본 발명은 이러한 불편을 해소하고 키보드에 의한 컴퓨터의 오동작을 방지할 뿐만 아니라, 탈조된 컴퓨터의 정상 가동을 빠른 시간내에 복귀시키도록 안출한 것이다. 통상 컴퓨터는 읽기 전용 메모리(ROM), 랜덤억세스 메모리(RAM)와 증앙 처리장치(CPU)를 기본 구성으로 하여, 입출력장치와 주변기기 회로에 대한 인터페이스 회로등이 부가되어 있는 것으로 알려져 있다.

본 발명은 인터페이스 회로의 일종에 관헌 것으로, 컴퓨터의 작동중 RAM의 키보드에 의한 오동작이나 RAM 이외의 컴퓨터 시스템(여기서는 모든 입출력장치 및 ROM이나 CPU를 포함함)의 탈조시 발생되는 RAM의 오동작을 방지하도록 구성시킨 것에 관한 것이다. 이에 따라 본 발명은 컴퓨터에 내장된 RAM에 RAM의 탈조와 조작자가 키조작에 의한 RAM의 인에이블 신호에 의한 RAM의 오동작 원인을 사전에 제거하거나, 컴퓨터 시스템이 탈조될때마다 RAM이 오동작되며, 그때의 에러정보에 대하여 간편히 에러정보를 수정할 수 있게한 인터페이스 회로로 이루어져 있으며, 이 인터페이스 회로는 컴퓨터의 키보드상의 키와 연결되게 하여, 이 키에 의한 입력으소서 컴퓨터 시스템에서의 출력을 항시 정상 신호로서 변환 할 수 있는 논리회로로 구성되어 있다. 본 발명을 첨부 도면에 의거하여 상세히 기술하면 다음과 같다.

제1도에서는 종래의 컴퓨터에서 RAM에 대하여 인터페이스 하는 관계를 보인 도면이다.

일반적으로 컴퓨터 시스템(1)은 양방향 어드레스 버스(3)와 데이타 버스(4)에 의하여 RAM(2)내에 정보를 입력 하거나 출력되게 하며 읽기/쓰기 신호라인(5)에 의하여서는 어드레스 라인을 구동시켜 RAM내부의 읽기 또는 검출 데이타 출력을 얻거나 쓰기 데이터를 입력시키고, 인 에이블 신호라인(6)에 의하여서는 RAM으로부터의 일기 동작이나 RAM에의 쓰기 동작을 수행하도록 RAM을 인에이블 시킨다. 그러므로 종래의 컴퓨터에서는 키를 조작자가 잘못 조작하거나 컴퓨터 시스템의 탈조에 의한 RAM의 오동작에 대하여 교정을 하거나 방지할 수 있는 예방 조치가 전혀 이루어져 있지 않았다. 즉, 종래의 컴퓨터에서는 RAM에서 정보를 읽어내거나 RAM에 정보를 써넣기 위하여 제4도에 도시와 같이 고레벨과 저레벨의 읽기/쓰기 신호(쓰기의 신호는 저레벨임)가 입력되고 동시에 RAM(2)의 단자(CE)에는 항상 저레벨의 신호가 입력되어야 한다. 그러나 종래의 장치에서 읽기/쓰기 신호라인(5)과 RAM 인에이블 신호라인(6)상에는 컴퓨터 시스템의 탈조에 의한 RAM의 오동작을 방지하고자 하는 방법이나 회로가 전혀 제시되어 있지 않다.

제2도에는 본 발명의 제1실시예가 도시되어 있다. 제1도와 동일 부품에 대하여는 동일 부호가 명기되어 있다.

상기에서 밝힌 바와 같이 조작자가 조작을 정확히 수행하고 컴퓨터 시스템(1)이 정상작동을 하는 경우에는 본 발명의 제2도 회로는 정상작동을 하나, 조작자가 RAM내에 정보쓰기를 원하지 않을때, 즉 컴퓨터 시스템이 탈조되어 키 조작을 하지 않은 상태에서 읽기/쓰기 신호라인(5)의 신호가 저레벨이 되고 RAM 인에이블 신호라인(6)상에 신호가 저레벨로 됨을 가정할 수 있다. 이러한 경우 본 발명에서는 키(7)가 눌러지지 않은 상태에서 읽기/쓰기 신호의 저레벨 신호와 RAM 인에이블신호의 저레벨이 NOR게이트(9)에 입력되고, 동시에 인버터(8)의 출력된 전원(V₀)의 고레벨을 저레벨로 변환시켜 NOR게이트(9)에 입력시키므로 NOR게이트(9)의 출력은 고레벨로 되며, 이 신호가 OR게이트(10)에 입력되어 OR게이트(10)의 출력은 고레벨로 된다. 결과적으로 RAM(2)의 단자(CE)에는 고레벨이 입력 되므로 RAM(2)에는 어떠한 정보도 쓰여지지 않는다[제4(a)도의 제4(c)도 참조].그러나 조작자가 키(7)를 눌러 RAM(2)에 정보쓰기를 원할 경우 읽기/쓰기 신호는 저레벨이고, RAM 인에이블신호도 저벨벨이나, 전원신호(V_D)가 키(7)를 통해 접지로 흐르므로 저레벨신호를 입력으로 하는 NOT회로(8)의 출력신호는 고레벨로 되어 NOR게이트(9)에 입력되므로 NOR 게이트(9)의 출력은 저레벨로 되어 OR게이트(10)에 입력되고 동시에 OR게이트(10)의 다른 하나의 입력은 RAM 인에블신호로서 저레벨신호이므로 OR게이트(10)는 저레벨의 신호를 출력하여 RAM(2)의 단자(CE)에 인가하므로 (2)내에 정보쓰기가 가능하게된다(제4(b)도의 제4(c)도 참조). 그러므로 정보 입력키를 조작자가 누르지 않는한 컴퓨터 시스템이 탈조되어 오동작을 할 경우에도 RAM에 정보를 쓰는 행위가 이루어지지 않기 때문에 조작자가 사전에 입력시킨 정보는 컴퓨터 시스템탈조시에도 보호된다.

또한 본 발명은 제3도에 도시한 바와 같이 RAM의 일부분에 대해서도 선택적으로 적용시킬 수 있다. 제3도는 일예로서 RAM의

영역에 본 발명을 적용하기 위한 것으로 어드레스 버스(3)의 입출력단자가 A₀~A₁₀의 단자로 이루어지고 있다고 가정하고 그중 3개의 단자, 실예를 들면 어드레스 단자 A₈~A₁₀상의 신호를 3개의 입력으로 하고 키(7)의 출력을 나머지 입력으로한 4입력 NAND게이트(11)를 제2도의 NOT회로(8)대신 설치한 것이다. RAM(2)내의 정보의 쓰기를 방지하기 위해서는 제1실시예에서 설명한 바와 같이 NOR게이트(12)의 모든 입력이 저레벨로 되어야 하므로, NAND게이트(11)의 출력이 저벨레로 되어야 한다. 그러므로 어드레스 단자(A₈~A₁₀)의 신호가 모두 고레벨이고 키(7)를 누르지 않은 상태일 경우에는 전원(V_D)의 고레벨과 함께 NAND게이트(11)의 모든 입력이 고레벨이므로 그 출력이 저레벨로 된다. 따라서 RAM(2)예의 쓰기동작은 키(7)를 누르지 않는 한 억제된다. 물론 키(7)를 누를 경우 언제라도 RAM(2)내에 정보쓰기가 가능하다. 결국 키(7)를 누르지 않은 상태에서 어드레스단자(A₈,A₉,A₁₀)의 신호가 각각 "1,1,1"일때에는 (2)내에 정보 쓰기가 불가능한 상태로 되므로, RAM(2)에서는 어드레스 단자 (A₈), (A₉) 및 (A₁₀)의 신호가 "1,1,1"일때만 본 발명을 적용시킨 것이 되어 RAM(2)의

영역에 대해서 컴퓨터 시스템의 탈조시와 조작자의 잘못된 키 조작에 의한 오동작을 방지 할 수 있다.

상기 제2실시예에 있어서 NAND 게이트(11)의 입력에 다른 어드레스 라인(A₀~A₇)을 연결하거나 NAND게이트(11)의 입력단자수를 변경하면 RAM의 다른 부분에 대해서도 본 발명을 적용시킬 수 있다. 상기 설명한 바와 같이 본 발명의 인터페이스회로를 적용하면 키를 누르지 않는 한 RAM 인에이블 신호가 인가되지 않으므로 컴퓨터의 탈조에 의한 RAM내의 정보 유실을 방지할 수 있고 키보드의 키를 잘못 조작하여 컴퓨터가 오동작하는 것을 방지 할 수 있다.

Claims

컴퓨터의 오동작을 방지하는 인터페이스 회로에 있어서, 컴퓨터 시스템의 읽기/쓰기 신호 및 RAM 인에이블 신호를 입력으로 하면서, 키 입력을 반전시킨 NOT회로(8)의 출력을 입력으로 하여 키 조작시에만 정상적인 RAM인에이블 신호로서 RAM(2)의 단자(CE)에 인가하여 RAM(2)내에 정보쓰기를 가능하게 하는 논리회로를 구비한 인터페이스 회로.
제1항에 있어서, RAM의 일부분에 대하여서만 컴퓨터 시스템의 탈조시 보호받게 하도록 상기 NOT 회로(8)대신에 선택적으로 어드레스 단자 신호를 입력으로 가짐과 동시에 키 출력을 입력으로 하며 상기 NOT회로(8)와 동일한 기능을 갖게한 논리회로(11)로 구성시킨 인터페이스 회로.