KR940008120Y1 - 디스플레이용 메모리 제어회로 - Google Patents

디스플레이용 메모리 제어회로 Download PDF

Info

Publication number
KR940008120Y1
KR940008120Y1 KR2019890005396U KR890005396U KR940008120Y1 KR 940008120 Y1 KR940008120 Y1 KR 940008120Y1 KR 2019890005396 U KR2019890005396 U KR 2019890005396U KR 890005396 U KR890005396 U KR 890005396U KR 940008120 Y1 KR940008120 Y1 KR 940008120Y1
Authority
KR
South Korea
Prior art keywords
terminal
ram
character
attribute
inverter
Prior art date
Application number
KR2019890005396U
Other languages
English (en)
Other versions
KR900019140U (ko
Inventor
김웅철
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR2019890005396U priority Critical patent/KR940008120Y1/ko
Publication of KR900019140U publication Critical patent/KR900019140U/ko
Application granted granted Critical
Publication of KR940008120Y1 publication Critical patent/KR940008120Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

디스플레이용 메모리 제어회로
제 1 도는 종래의 디스플레이용 메모리 제어회로도.
제 2 도는 본 고안의 디스플레이용 메모리 제어회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 터미털로직제어부 2 : 캐릭터램
3 : 어드리뷰트램 4 : 래치부
5 : 캐릭터 제너레이터램 11 : 양방향성 버퍼
12 : 단방향성 버퍼 I11-I14 : 인버터
NAND : 낸드게이트
본 고안은 캐릭터 데이타와 어트리뷰트(Attribute)데이타를 분리하여 사용하는 디스플레이용 메모리에 관한 것으로, 특히 어트리뷰트 램을 캐릭터 램으로도 사용할 수 있도록 한 디스플레이용 메모리 제어회로에 관한 것이다.
제 1 도는 종래의 디스프레이용 메모리 제어회로도로서 이에 도시한 바와같이, 터미널로직제어부(1)의 데이타 단자(D0-7), (D8-15)가 캐릭터램(2) 및 래치부(4), 어트리뷰트램(3)의 데이타단자(D0-7)에 각기 접속되고, 상기 터미널로직제어부(1)의 어드레스단자(A1-13)가 상기 캐릭터램(2) 및 어트리뷰트램(3)의 어드레스단자(A0-12)에 공통 접속되며, 상기 래치부(4)의 단자(Q0-7)가 캐릭터 제네레이터램(25)의 단자(A)에 접속되어 구성되었다.
이와같이 구성된 종래의 회로는 터미널로직제어부(1)의 데이타단자(D0-7)로부터 출력되는 데이타가 라이트 인에이블단자에 출력되는 신호에 의해 캐릭터램(2)에 라이트되고, 그 터미널로직제어부(1)의 아울인에이블단자에 출력되는 신호에 의해 상기 캐릭터램(2)으로부터 출력되는 캐리터 데이타는 캐릭터 클러단자(CCLK)에 출력되는 클럭신호에 의해 래치부(4)에 래치된다.
또, 터미널로직제어부(1)의 라이트인에이블단자및 아울인에이블단자에 출력되는 신호에 의해 데이타단자(D8-15)에 출력되는 데이타가 어트리튜브 램(3)에 라이트 및 리드되게 되어 있었다.
그러나 이와같은 종래의 회로는 캐릭터램의 데이타만이 캐릭터 제네레이터 램에 입력될 수 있게되어 있으므로 인하여 태그(Tag)어트리뷰트 모드시 어트리뷰트램을 이용하지 못하게 됨에 따라 디스프레이 페이지를 증가시키기 위해서는 캐릭터램을 추가시켜 야하는 문제점이 있었다.
본 고안은 이와같은 문제점을 해결하기 위하여 태그어트리뷰트모드시 어트리뷰트 램을 캐릭터램으로도 사용할 수 있도록 한 디스플레이용 메모리 제어회로를 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안의 디스플레이용 메모리 제어회로도로서 이에 도시한 바와같이, 터미널 로직제어부(1)의 데이터단자(D0-7), (D8-15)가 캐릭터램(2) 및 래치부(4), 어트리뷰램(3)에 각각 접속되고, 그 터미널로직제어부(1)의 아울인에이블단자가 상기 캐릭터램(2) 및 어트리뷰트램(3)에 공통접속되며, 상기 래치부(4)의 단자(Q0-7)가 캐릭터 제네레이터램(5)의 단자(A)에 접속되어 구성된 디스플레이용 메모리 제어회로에 있어서, 상기 캐릭터램(2) 및 래치부(4) 사이에 양방향성 버퍼(11)를 접속하고, 그 래치부(4) 및 상기 어트리뷰램(3)사이에는 단방향성버퍼(12)를 접속하여, 상기 터미널로직제어부(1)의 어드레스단자(A14)를 모드단자(M11)의 신호에 의해 제어되는 인버터(I11)를 통해 상기 캐릭터램(2)의 인에이블단자에 접속하고, 인버터(I13) 및 상기 모드단자(M11)의 신호에 의해 제어되는 인버터(I12)를 통해서는 상기 어트리뷰트램(3)의 인에이블단자에 접속함과 아울러, 상기 모드단자(M11)를 인버터(I14)를 통해 일측입력단자가 상기 터미널로직제어부(1)의 어드레스단자(A14)에 접속된 낸드게이트(NAND)의 타측입력단자에 접속하여 이의 출력단자를 상기 단방향성 버퍼(12)의 아울인에이블단자및 양방향성 버퍼(11)의 방향선택단자에 공통접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
캐릭터램(2)과 어트리뷰트램(3)을 별돌 사용할 때는 모드단자(M11)로 부터 고전위가 입력된다. 이로 인하여 인버터(I11), (I12) 오프되므로 캐릭터램(2)과 어트리뷰트램(3)의 인에이블단자에는 풀업저항(R11), (R12)에 의한 고전위가 인가되어 그들이 각기 인에이블 된다.
그런데, 상기 모드단자(M11)로부터 입력되는 고전위가 인버터(I14)를 통해 반전된후, 낸드게이트(NAND)의 일측입력 단자에 인가되므로 이의 출력단자에 고전위가 출력되고, 이는 양방향성 버퍼(11)의 방향선택단자및 단방향성 버퍼(12)의 아울인에이블단자에 각기 인가된다.
이로 인하여 그 단방향성 버퍼(12)는 디스에이블 되고, 상기 캐릭터 림(2)의 데이터단자(D0-7)로부터 출력되는 데이타가 상기 양방향성버퍼(I1)를 통해 래치부(4)에 입력될 수 있게 된다.
한편, 어트리뷰트램(3)을 캐릭터램으로 사용할 때는 모드단자(M11)에 저전위가 출력되어 인버터(I11,I12)가 온되고, 이때, 캐릭터램(2) 및 어트리뷰트 램(3)의 데이타 리드시 발생될 수 있는 충돌을 방지하기 위해 터미널 로직제어부(1)의 어드레스단자(A14)에 출력되는 최상위 어드레스 신호로 그 캐릭터램(2) 및 어트리뷰트램(3)의 인에이블을 제어하게 되는데, 즉, 그 어드레스단자(A14)에 저전위신호가 출력되면, 이는 인버터(I11)를 통해 고전위로 출력되어 캐릭터램(2)의 인에이블단자에 인가됨에 따라 그 캐릭터램(2)이 인에이블되고, 인버터(I11), (I12)를 통해서는 그대로 저전위로 출력되어 어트리뷰트램(3)의 인에이블단자에 인가됨에 다라 어트리뷰트램(3)이 디스에이블되며, 상기 터미널로직제어부(1)의 어드레스단자(A14)에 고전위가 출력될때는 상기와 반대로 어트리뷰트램(3)이 인에이블되고, 캐릭터램(2)이 디스에이블된다.
그리고, 상기 어드레스단자(A14)에 저저위가 출력될 때 낸드게이트(NAND)의 출력단자에 고전위가 출력되어 양방향성 버퍼(11)의 방향선택단자에 인가됨에 따라 상기 캐릭터램(2)의 데이타 단자(D0-7)로부터 입력되는 클럭신호에 의해 그 래치부(4)에 입력되게 된다.
한편, 상기 터미널로직제어부(1)의 어드레스단자(A14)에 고전위가 출력될때는 낸드게이트(NAND)의 출력단자에 저전위가 출력되어 이 저전위가 양방향성 버퍼(11)의 방향선택단자및 단방향성 버퍼(12)의 아울인에이블단자에 각기 인가되므로 단방향성 버퍼(12)가 인에이블되고, 이에 따라 상기 터미널로직제어부(1)에 출력되는 데이타(D8-16)가 어트리뷰트램(3)에 공급됨과 아울러, 단방향성버퍼(12)를 통해 래치부(4)에 입력되게 된다.
이상에서 상세히 설명한 바와같이 본 고안은 태그어트리뷰트모드시 어트리뷰트램을 캐릭터 램으로 사용할 수 있게 함으로써 디스플레이 페이지를 2배로 증가시킬 수 있는 효과가 있다.

Claims (1)

  1. 터미널 로직제어부(1)의 데이타단자(D0-7), (D8-15) 및 아울인에이블단자가 캐릭터램(2) 및 어트리뷰트램(3), 래치부(4)에 각기 접속되고, 그 래치부(4)의 단자(Q0-7)가 캐릭터 제네레이터램(5)에 접속되어 구성된 디스플레이용 메모리 제어회로에 있어서, 상기 캐릭터램(2) 및 래치부(4) 사이와 어트리뷰트램(3) 및 래치부(4)의 사이에 양방향성 버퍼(11), 단방향성 버퍼(12)를 각기 접속하고, 상기 터미널로직제어부(1)의 어드레스단자(A14)를 모드단자(M11)의 신호에 의해 제어되는 인버터(I11)를 통해 캐릭터램(2)의 인에이블단자에 인버터(I13) 및 상기 모드단자(M11)의 신호에 의해 제어되는 인버터(I12)를 통해서는 어트리뷰트램(3)의 인에이블단자에 각각 접속함과 아울러, 일측 입력단자가 인버터(I14)를 역방향으로 통해 상기 모드단자(M11)에 접속된 낸드게이트(NAND)의 타측입력단자에 접속하며, 그 낸드게이트(NAND)의 출력단자를 상기 단방향성 버퍼(12)의 아울인에이블단자및 양방향성 버퍼(11)의 단자에 공통접속하여 구성된 것을 특징으로 하는 디스플레이용 메모리 제어회로.
KR2019890005396U 1989-04-28 1989-04-28 디스플레이용 메모리 제어회로 KR940008120Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890005396U KR940008120Y1 (ko) 1989-04-28 1989-04-28 디스플레이용 메모리 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890005396U KR940008120Y1 (ko) 1989-04-28 1989-04-28 디스플레이용 메모리 제어회로

Publications (2)

Publication Number Publication Date
KR900019140U KR900019140U (ko) 1990-11-08
KR940008120Y1 true KR940008120Y1 (ko) 1994-11-23

Family

ID=19285589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890005396U KR940008120Y1 (ko) 1989-04-28 1989-04-28 디스플레이용 메모리 제어회로

Country Status (1)

Country Link
KR (1) KR940008120Y1 (ko)

Also Published As

Publication number Publication date
KR900019140U (ko) 1990-11-08

Similar Documents

Publication Publication Date Title
US4137563A (en) Circuitry for reducing power dissipation in equipment which operates in synchronism with clock pulses
KR860003556A (ko) 인터럽트 제어 시스템
US4777623A (en) Semiconductor memory device having initialization transistor
KR890007285A (ko) Fifo버퍼 제어기
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR880003252A (ko) 마이크로 프로세서
KR940008120Y1 (ko) 디스플레이용 메모리 제어회로
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
JP2767834B2 (ja) 半導体記憶装置
KR890002323B1 (ko) 롬(rom)메모리 확장회로
KR870003281Y1 (ko) 인터페이스회로
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
KR900008732Y1 (ko) 디스크 체인지 신호 발생 회로
KR890006511Y1 (ko) 디엠에이씨의 버스사용 제어회로
KR880008203A (ko) 레이저 프린터의 비디오램 제어회로
KR880002072A (ko) 씨알티(crt) 제어회로
KR890015172A (ko) 표시 및 묘화 제어시스템
KR920003301A (ko) 듀얼포트 메모리소자의 데이타 입력회로
KR880013038A (ko) 액정콘트롤러 자동 초기화회로
KR960015583A (ko) 리드 모디파이 라이트 동작 회로
KR920001309A (ko) 비디오 카드(video card)의 폰트 데이타(font data) 읽기/쓰기 장치
KR880013066A (ko) 쿼드유와트 칩 선택제어회로
JPS58133808U (ja) コントロ−ラ
KR970076838A (ko) 반도체 메모리 장치
JPS585058A (ja) デ−タ入出力制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 10

EXPY Expiration of term