JPH0863566A - メモリカード誤動作防止装置 - Google Patents
メモリカード誤動作防止装置Info
- Publication number
- JPH0863566A JPH0863566A JP6195051A JP19505194A JPH0863566A JP H0863566 A JPH0863566 A JP H0863566A JP 6195051 A JP6195051 A JP 6195051A JP 19505194 A JP19505194 A JP 19505194A JP H0863566 A JPH0863566 A JP H0863566A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- terminals
- circuit
- terminal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 メモリカードとメモリカード用コネクタの各
端子の配列の位置の不一致に起因する接触不良による誤
動作を防止する。 【構成】 メモリカード１の一番外側の端子ａ1 とａn
がメモリカード用コネクタの端子ｂ1 とｂn と双方の接
触が良好のときのみ、第１のＡＮＤ回路２１が動作し、
第２のＡＮＤ回路２２は第１のＡＮＤ回路２１が動作し
かつリードライト制御信号が入力したときＲＡＭ２０へ
の書込が可能となり、その他の場合はＲＡＭ２０への書
込を禁止する。
端子の配列の位置の不一致に起因する接触不良による誤
動作を防止する。 【構成】 メモリカード１の一番外側の端子ａ1 とａn
がメモリカード用コネクタの端子ｂ1 とｂn と双方の接
触が良好のときのみ、第１のＡＮＤ回路２１が動作し、
第２のＡＮＤ回路２２は第１のＡＮＤ回路２１が動作し
かつリードライト制御信号が入力したときＲＡＭ２０へ
の書込が可能となり、その他の場合はＲＡＭ２０への書
込を禁止する。
Description
【０００１】
【産業上の利用分野】本発明はメモリカードの接触不良
による誤動作を防止する装置に関するものである。
による誤動作を防止する装置に関するものである。
【０００２】
【従来の技術】メモリカードを利用する装置としては、
電子手帳，ポケットコンピュータ，ハンディターミナ
ル，パーソナルコンピュータ等の情報機器があり、その
他メモリカード中のデータでオフラインに情報を伝達し
たりデータ処理する装置にも使用される。
電子手帳，ポケットコンピュータ，ハンディターミナ
ル，パーソナルコンピュータ等の情報機器があり、その
他メモリカード中のデータでオフラインに情報を伝達し
たりデータ処理する装置にも使用される。
【０００３】メモリカードを利用する装置は、メモリカ
ードを挿入して内部の回路と接続するためのメモリカー
ド用コネクタを有しており、さらに、このメモリカード
用コネクタに挿入されたメモリカードは確実に挿入され
たか否かを検出するための接触不良検出装置を有するも
のが知られている。この接触不良検出装置においては、
次のような検出方法がある。
ードを挿入して内部の回路と接続するためのメモリカー
ド用コネクタを有しており、さらに、このメモリカード
用コネクタに挿入されたメモリカードは確実に挿入され
たか否かを検出するための接触不良検出装置を有するも
のが知られている。この接触不良検出装置においては、
次のような検出方法がある。
【０００４】（１） メモリカードにデータを書込んだ
後、そのデータを読出し、そのデータ内容がメモリカー
ドに書かれているはずのデータと等しくなければ接触不
良と判断する。たとえば特開平５−１７４２００であ
る。
後、そのデータを読出し、そのデータ内容がメモリカー
ドに書かれているはずのデータと等しくなければ接触不
良と判断する。たとえば特開平５−１７４２００であ
る。
【０００５】（２） 特殊なハードウェアを有し、特殊
な操作によりデータを読出し、そのデータが本体で保有
するデータと等しくなければ接触不良であると判断す
る。
な操作によりデータを読出し、そのデータが本体で保有
するデータと等しくなければ接触不良であると判断す
る。
【０００６】なお、接触不良には、メモリカードとこれ
を装着する機器のメモリカード用コネクタとの各端子間
の接触圧力の不足による接触不良と、メモリカードとメ
モリカードコネクタの各端子の配列位置が一致しない場
合に発生する接触不良がある。
を装着する機器のメモリカード用コネクタとの各端子間
の接触圧力の不足による接触不良と、メモリカードとメ
モリカードコネクタの各端子の配列位置が一致しない場
合に発生する接触不良がある。
【０００７】
【発明が解決しようとする課題】前記の（２）の方法は
特殊なハードウェアを必要とするから不便である。前記
の（１）の方法は簡単ではあるが、これには次の欠点が
ある。
特殊なハードウェアを必要とするから不便である。前記
の（１）の方法は簡単ではあるが、これには次の欠点が
ある。
【０００８】メモリカードをメモリカード用コネクタに
装着してからデータを書込むので、両者の間に接触不良
が発生していれば、別の領域にデータを書込む，別のデ
ータを書込む等の現象が発生し、既に書込済のメモリカ
ードを使用している場合には、書込まれたデータの内容
が消失，変化するおそれがあった。
装着してからデータを書込むので、両者の間に接触不良
が発生していれば、別の領域にデータを書込む，別のデ
ータを書込む等の現象が発生し、既に書込済のメモリカ
ードを使用している場合には、書込まれたデータの内容
が消失，変化するおそれがあった。
【０００９】本発明は特殊なハードウェアを用いること
なくメモリカードとメモリカード用コネクタの端子間の
配列位置の不一致に起因する接触不良を検出し接触不良
のときはメモリカードへの書込を禁止し誤動作を防止す
ることを目的とする。
なくメモリカードとメモリカード用コネクタの端子間の
配列位置の不一致に起因する接触不良を検出し接触不良
のときはメモリカードへの書込を禁止し誤動作を防止す
ることを目的とする。
【００１０】
【課題を解決するための手段】メモリカードおよびメモ
リカードを挿入する機器のメモリカード用コネクタは、
その最外側の両端子を電源端子とし、メモリカードの中
に、電源端子の接触が双方とも良好のときのみ動作する
第１および第２のＡＮＤ回路を設け、それにより少なく
とも一方の電源端子の接触不良のときは、メモリへのリ
ード・ライト制御信号の供給を停止し、メモリへの書込
を禁止するようにした。
リカードを挿入する機器のメモリカード用コネクタは、
その最外側の両端子を電源端子とし、メモリカードの中
に、電源端子の接触が双方とも良好のときのみ動作する
第１および第２のＡＮＤ回路を設け、それにより少なく
とも一方の電源端子の接触不良のときは、メモリへのリ
ード・ライト制御信号の供給を停止し、メモリへの書込
を禁止するようにした。
【００１１】
【作用】各端子間の端子配列の位置的な不一致は、メモ
リカード基板および装置本体基板の仕上り寸法等のばら
つきによるものであり、一番外側の端子で接触不良が多
く発生する確率が高い。したがって、電源端子を一番外
側に位置させることにより、この部位の接触不良の際は
メモリへの書込を禁止することにより、メモリに既に書
込まれているデータの内容の変化，消失を防止できる。
リカード基板および装置本体基板の仕上り寸法等のばら
つきによるものであり、一番外側の端子で接触不良が多
く発生する確率が高い。したがって、電源端子を一番外
側に位置させることにより、この部位の接触不良の際は
メモリへの書込を禁止することにより、メモリに既に書
込まれているデータの内容の変化，消失を防止できる。
【００１２】
【実施例】図１は、本発明による接触不良検出装置の回
路図である。説明は後述する。
路図である。説明は後述する。
【００１３】図２は図１の装置を搭載した情報機器の一
例のブロック図である。情報機器９はメモリカード１を
着脱自在に接続するメモリカード用コネクタ２を有し、
これはＣＰＵ３に接続されている。ＣＰＵ３はＲＯＭ
４，ＲＡＭ５に接続される。ＣＰＵ３はまた表示ドライ
バ６を介してディスプレイ７に接続される。これらは電
源装置８により必要なエネルギを供給される。ＣＰＵ３
は本装置全体を制御し、ＲＯＭ４にはＣＰＵ３のプログ
ラムから格納され、ＲＡＭ５にはその都度必要なデータ
が格納される。
例のブロック図である。情報機器９はメモリカード１を
着脱自在に接続するメモリカード用コネクタ２を有し、
これはＣＰＵ３に接続されている。ＣＰＵ３はＲＯＭ
４，ＲＡＭ５に接続される。ＣＰＵ３はまた表示ドライ
バ６を介してディスプレイ７に接続される。これらは電
源装置８により必要なエネルギを供給される。ＣＰＵ３
は本装置全体を制御し、ＲＯＭ４にはＣＰＵ３のプログ
ラムから格納され、ＲＡＭ５にはその都度必要なデータ
が格納される。
【００１４】図３はメモリカード１とメモリカード用コ
ネクタ２の接続の状態の一例の要部拡大斜視図である。
装置本体基板１０の一端に複数の端子ｂ1 ，ｂ2 ，ｂ3
…が設けられ、その上部に弾性ゴム接続体１２が取付け
られている。この弾性ゴム接続体１２としては、一般に
ゼブラゴムとして知られている導電性ゴムと絶縁性のゴ
ムとを交互に配置したものを使用できる。導電性のゴム
が装置本体基板１０の各端子ｂ1 〜ｂn とメモリカード
基板１１の各端子に対応する。両者を加圧することによ
り接触をより良好にできる。最も外側の両端子の間には
アドレス信号入力，リードライト制御信号入力，データ
入力等の各端子が設けられる。
ネクタ２の接続の状態の一例の要部拡大斜視図である。
装置本体基板１０の一端に複数の端子ｂ1 ，ｂ2 ，ｂ3
…が設けられ、その上部に弾性ゴム接続体１２が取付け
られている。この弾性ゴム接続体１２としては、一般に
ゼブラゴムとして知られている導電性ゴムと絶縁性のゴ
ムとを交互に配置したものを使用できる。導電性のゴム
が装置本体基板１０の各端子ｂ1 〜ｂn とメモリカード
基板１１の各端子に対応する。両者を加圧することによ
り接触をより良好にできる。最も外側の両端子の間には
アドレス信号入力，リードライト制御信号入力，データ
入力等の各端子が設けられる。
【００１５】図４はメモリカード基板１１に設けた各端
子ａ1 〜ａn と装置本体基板１０の各端子ｂ1 〜ｂn と
の対応を示す説明図である。両側のａ1 およびａn なら
びにｂ1 およびｂn は電源端子である。
子ａ1 〜ａn と装置本体基板１０の各端子ｂ1 〜ｂn と
の対応を示す説明図である。両側のａ1 およびａn なら
びにｂ1 およびｂn は電源端子である。
【００１６】メモリカード基板１１と装置本体基板１０
とを接続する場合、接触不良は一番外側の端子で発生す
ることが多い。たとえば、メモリカード基板１１の仕上
り寸法が基準に対して小さく、また、装置本体基板１０
は基準に対して大きく仕上っていた場合には、以下のよ
うになる。各端子の幅は等しいものとする。メモリカー
ド基板１１と装置本体基板１０との相対応する端子ａ1
とｂ1 ，ａ2 とｂ2 ，…ａi とｂi ，…ａn とｂn にお
いて、中央部の端子ａi とｂi が一致しており、その幅
ｃi で接続されていれば、一番外側の端子ａ1 とｂ1 の
接触幅ｃ1 およびａn とｂn の接触幅ｃn との関係に
は、たとえば、ｃi ＞ｃ1 ，ｃi ＞ｃn となり、接触不
良が発生しやすいことを示している。
とを接続する場合、接触不良は一番外側の端子で発生す
ることが多い。たとえば、メモリカード基板１１の仕上
り寸法が基準に対して小さく、また、装置本体基板１０
は基準に対して大きく仕上っていた場合には、以下のよ
うになる。各端子の幅は等しいものとする。メモリカー
ド基板１１と装置本体基板１０との相対応する端子ａ1
とｂ1 ，ａ2 とｂ2 ，…ａi とｂi ，…ａn とｂn にお
いて、中央部の端子ａi とｂi が一致しており、その幅
ｃi で接続されていれば、一番外側の端子ａ1 とｂ1 の
接触幅ｃ1 およびａn とｂn の接触幅ｃn との関係に
は、たとえば、ｃi ＞ｃ1 ，ｃi ＞ｃn となり、接触不
良が発生しやすいことを示している。
【００１７】図１はメモリカードの一番外側の端子ａ1
およびａn ならびにメモリカード用コネクタの一番外側
の端子ｂ1 およびｂn をそれぞれ電源端子に割当てた場
合、メモリカード基板上のＲＡＭへの回路図である。
およびａn ならびにメモリカード用コネクタの一番外側
の端子ｂ1 およびｂn をそれぞれ電源端子に割当てた場
合、メモリカード基板上のＲＡＭへの回路図である。
【００１８】図１において、最も外側の端子ａ1 および
ａn は電源端子（ＧＮＤ，ＶDD）に割当てられ、その間
にＲＡＭ２０，抵抗Ｒ３，バックアップ用電池Ｂおよび
逆流防止用ダイオードＤが並列に接続されている。ま
た、同じ抵抗値の抵抗Ｒ1 およびＲ2 が端子ａ1 および
ａn に接続され、抵抗Ｒ1 はインバータ２３を介して第
１のＡＮＤ回路２１の一方の入力端子に接続され、抵抗
Ｒ2 は直接第１のＡＮＤ回路２１の他方の入力端子に接
続される。したがって、これらの入力がともに“１”の
場合、第１のＡＮＤ回路２１の出力は“１”となる。こ
の第１のＡＮＤ回路２１の出力は第２のＡＮＤ回路２２
の一方の入力端子に接続される。
ａn は電源端子（ＧＮＤ，ＶDD）に割当てられ、その間
にＲＡＭ２０，抵抗Ｒ３，バックアップ用電池Ｂおよび
逆流防止用ダイオードＤが並列に接続されている。ま
た、同じ抵抗値の抵抗Ｒ1 およびＲ2 が端子ａ1 および
ａn に接続され、抵抗Ｒ1 はインバータ２３を介して第
１のＡＮＤ回路２１の一方の入力端子に接続され、抵抗
Ｒ2 は直接第１のＡＮＤ回路２１の他方の入力端子に接
続される。したがって、これらの入力がともに“１”の
場合、第１のＡＮＤ回路２１の出力は“１”となる。こ
の第１のＡＮＤ回路２１の出力は第２のＡＮＤ回路２２
の一方の入力端子に接続される。
【００１９】端子ａ1 とａn の間のリードライト制御信
号入力端子ａR/W は第２のＡＮＤ回路２２の他方の入力
端子に接続される。第２のＡＮＤ回路２２の出力はＲＡ
Ｍ２０に供給される。したがって、これらの入力がとも
に“１”の場合、リードライト制御信号をＲＡＭ２０に
供給できる。端子ｂ1 〜ｂn はそれぞれ端子ａ1 〜ａ n
に対応する装置本体基板側の端子である。
号入力端子ａR/W は第２のＡＮＤ回路２２の他方の入力
端子に接続される。第２のＡＮＤ回路２２の出力はＲＡ
Ｍ２０に供給される。したがって、これらの入力がとも
に“１”の場合、リードライト制御信号をＲＡＭ２０に
供給できる。端子ｂ1 〜ｂn はそれぞれ端子ａ1 〜ａ n
に対応する装置本体基板側の端子である。
【００２０】したがって、図１において、端子ａ1 と端
子ｂ1 との間，端子ａn とｂn との間が正常に接続され
ている場合には、ＲＡＭ２０にはリードライト制御信号
が正常に供給され、ＲＡＭ２０へのデータが正常に書込
める状態となっている。一方、端子ａ1 と端子ｂ1 との
間，端子ａn とｂn との間のどちらかが、または両方と
も接触不良のときには、図１のＲ1 ，Ｒ2 ，Ｒ3 の作用
により第１のＡＮＤ回路が出力せず、リードライト制御
信号がＲＡＭ２０には供給されず、ＲＡＭ２０にはデー
タが書込める状態とならず、これへのデータ書込を禁止
する。
子ｂ1 との間，端子ａn とｂn との間が正常に接続され
ている場合には、ＲＡＭ２０にはリードライト制御信号
が正常に供給され、ＲＡＭ２０へのデータが正常に書込
める状態となっている。一方、端子ａ1 と端子ｂ1 との
間，端子ａn とｂn との間のどちらかが、または両方と
も接触不良のときには、図１のＲ1 ，Ｒ2 ，Ｒ3 の作用
により第１のＡＮＤ回路が出力せず、リードライト制御
信号がＲＡＭ２０には供給されず、ＲＡＭ２０にはデー
タが書込める状態とならず、これへのデータ書込を禁止
する。
【００２１】
【発明の効果】本発明によれば、電源端子を接続端子の
一番外側に位置させることにより、簡単な回路構成で、
端子の配列位置不良による接触不良を検出して、メモリ
カードへのデータの書込を禁止することにより、既に書
込済カードのデータ消失，変化を防止することができ
る。また、弾性ゴム接触体によりメモリカードとメモリ
カード用コネクタの接触を良好に維持できる。
一番外側に位置させることにより、簡単な回路構成で、
端子の配列位置不良による接触不良を検出して、メモリ
カードへのデータの書込を禁止することにより、既に書
込済カードのデータ消失，変化を防止することができ
る。また、弾性ゴム接触体によりメモリカードとメモリ
カード用コネクタの接触を良好に維持できる。
【図１】本発明の一実施例の回路図である。
【図２】本発明を実施する情報機器の一例のブロック図
である。
である。
【図３】メモリカードとメモリカード用コネクタの接続
の一例の要部拡大斜視図である。
の一例の要部拡大斜視図である。
【図４】各端子の対応を示す説明図である。
１ メモリカード ２０ ＲＡＭ ２１ 第１のＡＮＤ回路 ２２ 第２のＡＮＤ回路 ２３ インバータ
Claims (2)
- 【請求項１】 最も外側に設けた電源端子とそれらの間
に配列されたリードライト制御信号入力端子を含む複数
の端子を有するメモリカードと、前述の各端子に対応す
る複数の端子を有するメモリカード用コネクタとよりな
り、 メモリカードには、メモリカードの電源端子とこれらに
対応するメモリカード用コネクタの電源端子の双方の接
触がともに良好のときのみ次段の第２のＡＮＤ回路に動
作信号を送出する第１のＡＮＤ回路と、リードライト制
御信号と第１のＡＮＤ回路からの動作信号により動作す
る第２のＡＮＤ回路と、電源端子と第２のＡＮＤ回路に
接続されるＲＡＭとを備え、 メモリカードとメモリカード用コネクタの双方の電源端
子の接触の少なくとも一方が不良のときは、ＲＡＭへの
書込を禁止することを特徴とするメモリカード誤動作防
止装置。 - 【請求項２】 メモリカード用コネクタの各端子とメモ
リカードの各端子の接続部には弾性ゴム接続体を使用す
ることを特徴とする請求項１記載のメモリカード誤動作
防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195051A JPH0863566A (ja) | 1994-08-19 | 1994-08-19 | メモリカード誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195051A JPH0863566A (ja) | 1994-08-19 | 1994-08-19 | メモリカード誤動作防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0863566A true JPH0863566A (ja) | 1996-03-08 |
Family
ID=16334738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6195051A Withdrawn JPH0863566A (ja) | 1994-08-19 | 1994-08-19 | メモリカード誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0863566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011059849A (ja) * | 2009-09-08 | 2011-03-24 | Seiko Epson Corp | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 |
| JP2016034028A (ja) * | 2015-09-16 | 2016-03-10 | ローム株式会社 | 半導体チップ及びこれをパッケージングした半導体装置 |
-
1994
- 1994-08-19 JP JP6195051A patent/JPH0863566A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011059849A (ja) * | 2009-09-08 | 2011-03-24 | Seiko Epson Corp | 記憶装置、基板、液体容器、システム及び記憶装置の制御方法 |
| JP2016034028A (ja) * | 2015-09-16 | 2016-03-10 | ローム株式会社 | 半導体チップ及びこれをパッケージングした半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5911050A (en) | System for connecting either of two supply voltage type PCI cards using a common connector socket | |
| US20080162912A1 (en) | Expansion device for bios chip | |
| JP2585683B2 (ja) | Ｉｃカード及びｉｃカードを使用する装置 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPH1166246A (ja) | コネクタの不完全装着検出装置 | |
| CN101131661A (zh) | 检测装置 | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| AU747410B2 (en) | Microprocessor card comprising a wired communication circuit | |
| JPH02246561A (ja) | 通信装置間の障害検出方式 | |
| JPH01219918A (ja) | 電子機器 | |
| JP3126531B2 (ja) | メモリカードシステム | |
| JPH01276286A (ja) | メモリカード及びそのコネクタ | |
| JPS62177783A (ja) | メモリカ−トリツジの異常插入防止装置 | |
| JPS6110215Y2 (ja) | ||
| JPS6358519A (ja) | コネクタ装置 | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| JPH1153253A (ja) | メモリモジュール基板及びメモリモジュール基板を搭載した機器 | |
| JPH01276287A (ja) | メモリカード及びそのシステム | |
| JPH01302454A (ja) | バスチェックシステム | |
| JPS6386375A (ja) | コネクタ装置 | |
| JPS63288378A (ja) | メモリカ−ド装置 | |
| GB2276963A (en) | Preventing signal corruption on a common bus of a computer system. | |
| JPH01209555A (ja) | バスチェック装置 | |
| JPH0421143A (ja) | Ｒａｍのリセット保護回路 | |
| JPH01263708A (ja) | 電子記憶処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |