JPH01209555A

JPH01209555A - バスチェック装置

Info

Publication number: JPH01209555A
Application number: JP63032610A
Authority: JP
Inventors: Kazuhiro Fujita; 藤田　和広; Yusho Sato; 佐藤　勇昇
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-02-17
Filing date: 1988-02-17
Publication date: 1989-08-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はバス信号線の短絡、開放障害を検出するバスチ
エツク装置に関する。

【従来の技術１第４図に産業用電子機器の１つであるプログラマブルコ
ントローラ（以下ＰＣと略す）の機能ブロック図を示す
。

第４図において、Ｐｃｔは、ＣＰＵ３．システムメモリ
４．ユーザメモリ５を含んで、装置全体の制御、監視、
ユーザプログラムの処理、入出力データの収集等を実行
する基本ユニット２、各種外部入出力機器の仕様に合わ
せて外部機器と接続する入出力部１４の複数点単位でユ
ニット化されている入出カニニット１１および基本ユニ
ット２と複数個の入出カニニット１１を接続するための
マザーボード９より構成されている。基本ユニット２と
各人出カニニット１１との間のデータの授受は、マザー
ボート９上に設けられている人出力バス１０を介し、人
出力バス制御部８と、人出カバスインターフエース部１
３との間で行われている。

第４図に示すようなＰＣにおけるバスの短絡。

開放障害検出方法として第５図に示すようなパリティチ
エッカを行う構成が従来から知られている。

第５図において、基本ユニット２から入出カニニット１
１にデータを転送する場合、ＣＰＵデータバス２６上の
出力データは入出力制御部８の制御部ドライバ１５から
出力され、人出力データバス２１を介して人出カバスイ
ンターフエース部１３の人出力部レシーバ１９で受信さ
れて入出カニニットデータバス２７に転送される。

この際、基本ユニット２からの送出データにはパリティ
ジェネレータ１７によって作成されたパリティビット情
報が付加される。パリティビット情報は出力データバリ
ティ信号２２として人出力インターフェース部１３のパ
リティチエッカ１８に送出データと共に転送され、受信
したデータとパリティビット情報により、データが正し
く伝わったか否かが判定される。この結果は出力データ
パリティ異常通知信号２３として基本ユニット２に通知
される。基本ユニット２にデータを入力する場合もほぼ
同様にして基本ユニット２側で異常発生の有無を検出す
ることができる。

［発明が解決しようとする課題］しかし、パリティチエツク方式では、パリティ情報の性
格上、バスの短絡、開放障害の発生パターンによっては
異常を検出できないことがある。

すなわち、仮に、複数のバス信号線で異常があった場合
でも、結果としては正しいパリティになるという問題点
がある。

また、バス上を非同期で動作している信号に対して、パ
リティチエツク機構を設ける場合、その機構は非常に複
雑になり、さらに、基本ユニット、出カニニット等バス
に接続されるユニット全てにパリティチエツク回路を搭
載する必要があり、不経済であるという問題点もあった
。

本発明は上述した問題点に鑑みてなされたものであり、
バスの短絡、開放モードを確実に検出でき、検出のため
の部品点数が少なく、より経済的はバスチエツク方法お
よび装置を提供することを目的とする。

［課題を解決するための手段］そのために、本発明では、バス信号線を介して転送する
データを記憶する記憶手段と、バス信号線の一端に配さ
れ、バス信号線上のデータを記憶する受信データ記憶手
段と、記憶手段のデータをバス信号線に転送し、その後
、バス信号線上のデータを受信データ記憶手段に記憶さ
せる書込み手段と、バス信号線の他端に配され、バス信
号線上のデータを記憶する読み戻し信号記憶手段と、受
信データ記憶手段のデータをバス信号線に転送し、その
後、バス信号線上のデータを読み戻し信号記憶手段に記
憶させる読み出し手段と、記憶手段のデータと読み戻し
信号記憶手段のデータとを比較し、当該比較が不一致の
とき所定の信号を出力する比較手段と、記憶手段に記憶
するデータを、バス信号線を含むバス信号線群に転送す
るデータ群のうちの１つが他と異なるよう、比較ごとに
順次シフトさせて設定するデータ設定手段とを具えたこ
とを特徴とする。

［作　用］以上の構成によれば、入出力信号線に転送したデータと
、受信側で取込んだ入出力信号線上のデータを再び入出
力信号線に転送したデータとを比較し、さらに入出力信
号線群に転送するデータのパターンを順次シフトして比
較を行なうことにより、人出力バス信号線の短絡、開放
を確実に検出することが可能となる。

［実施例］以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は、本発明をＰＣにおける人出力バスの異常チエ
ツクに適用した一実施例の構成を示すブロック図である
。第１図に示す構成は第４図に示した構成とほぼ同様で
あり、異なる点は、入出力バス２８の一端にあたるマザ
ーボード９上に、チエツクデータパターンの記憶、読み
戻しデータの出力を行なうバスチエツクスレーブ６が新
たに設けられたこと、およびこれに応じて入出力バス制
御部３０、入出カバスインターフエース部２９の構成が
第４図に示した入出力バス制御部８、人出カバスインタ
ーフエース部１３とそれぞれ異なることである。また、
入出カバスインターフエース部２９には、入出力バスチ
エツクモード時に入出力バス２８の信号を変化させても
、入出カニニット１１を正常に動作させるための簡単な
インターロック回路が設けられている。

第２図は第１図の入出力バス制御部３０．バスチエツク
スレーブ回路６．およびこれらの間を接続するバスチエ
ツク制御信号°群、さらには入出力アドレスバス信号群
中の１本の信号線、入出力アドレス信号線４２を示すも
のであり、入出力アドレス信号線４２はこれら構成によ
って短絡、開放がチエツクされる。また、他のアドレス
信号線の各々も第２図に示す回路を具え、さらに入出力
バスの他の各信号、すなわちコントロール信号、データ
信号もアドレス信号とほぼ同様のバスチエツク回路を具
えている。

第２図において、３６はバスチエツク制御信号発生回路
であり、本発明にかかる入出力アドレス信号線４２の短
絡、開放をチエツクするための処理を起動するチエツク
モード信号４３、転送したデータの書き込みを行なうた
めの書き込みストローブ信号４４および転送したデータ
の読み戻しを行なうためのリード信号４５を発生する。

３５は記憶器であり、ＣＰＵ側データ信号３７を介して
ＣＰＵ３と連絡する。これにより記憶器３５は、ＣＰＵ
３による順次シフトされたバスチエツク用データの設定
に基ぎ、“Ｈ”または“Ｌ”レベルのチエツクデータを
記憶する。３３はセレクタであり、チエツクモード信号
が“アクティブのとき、記憶器３５の内容を読み出す。

また、“ノンアクティブのとき、入出力アドレス人力信
号を転送して通常のデータ転送を行なう。３１はアドレ
スドライバであり、セレクタ３３を介した信号を、その
電気エネルギーを高めて、入出力アドレス信号線４２へ
転送する。３２は読み戻し信号記憶器であり、入出力ア
ドレス信号線４２上の信号をデータとして記憶する。

３４は比較器であり、記憶器３５の送出データ３９と読
み戻し信号記憶器すの読み戻しデータとを比較し、比較
が不一致のとき不一致信号を出力する。

以上水した要素が入出力バス制御部３０を構成する。こ
れに対してバスチエツクスレーブ６において、４８は受
信側制御回路であり、バスチエツク制御信号発生回路３
６からの各制御信号に応じて受信データ記憶パルス５０
、ドライバゲートイネーブル信号５１を発生し、また、
チエツクモード信号４３によってその制御が“アクティ
ブ”となる。４６は受信データ記憶器であり、受信デー
タ記憶パルス５０に応じて入出力アドレス信号線４２上
の信号をデータとして記憶する。４７は受信データドラ
イバであり、ドライバイネーブル５１によって、受信デ
ータ記憶器４６の受信データ記憶信号４９を入出力アド
レス信号線４２へ転送する。

以上の構成に基づくバスチエツク時の処理を第３図に示
すフローチャートを参照して説明する。

まず、ステップ５３１でバスチエツク制御信号発生回路
３６のチエツクモード信号４３を“アクティブにして入
出力アドレス信号線４２のチエツク処理を起動し、ステ
ップＳ３２でＣＰＵ側データバス信号３７により記憶器
３５にＨ”または“Ｌ“レベルのチエツクデータを書き
込むと同時に書き込まれたデータがセレクタ３３．アド
レスドライバ３１を介して人出力アドレス信号線４２上
に転送される。次に、ステップ５３３でバスチエツク制
御信号発生回路３６から書込みストローブ４４を送出し
、ステップＳ３４においてこれを受けた受信側制御回路
４８は受信データ記憶器４６に対して受信データ記憶パ
ルス５０を送出し、入出力アドレス信号線４２上のデー
タを記憶させる。その後、ステップＳ３５でバスチエツ
ク制御信号発生回路３６からリード信号４５を出力し、
リード信号４５を受けた受信側制御回路４８は受信デー
タドライバ４７にドライバゲートイネーブル５１を送出
し、受信データ記憶器に記憶されたデータを、受信デー
タ記憶信号線４９、受信データドライバ４７を介して入
出力アドレス信号線４２上に転送する。その後、ステッ
プＳ３６において、入出力アドレス信号線４２上のデー
タを読み戻し信号記憶器３２に記憶させる。次に、ステ
ップ５３７で記憶器３５に記憶されているチエツクデー
タと読み戻し信号記憶器３２に記憶させる。次にステッ
プ５３７で記憶器３５に記憶されているチエツクデータ
と読み戻し信号記憶器３２に記憶されているデータとを
比較器３４で比較し、不一致ならばステップ５３８で不
一致信号４１を出力する。

以上、入出力アドレスバス信号線群のうちの１本の信号
線を取り上げて、１回の書き込み、読み戻し、比較処理
について記述したが、このチエツク処理と同一タイミン
グで、他の入出力アドレス信号線も同様にバスチエツク
データの授受、比較を実施しており、さらに各バス信号
線群中の１本のみを他の信号線の信号レベルと異なるレ
ベルにしたチエツクパターンでの前記処理を、信号レベ
ルの異なる信号線を順次シフトさせて実行することでバ
ス信号線の短絡、開放障害を確実に検出することが可能
になる。

また、本実施例では、バスチエツクの回路をバスの両端
にのみ搭載しており、入出カニニット上の搭載回路は、
バスチエツク時の誤動作防止用として簡単なインターロ
ック回路のみで構成できることから、より経済的な電子
機器が実現可能である。

［発明の効果］以上の説明から明らかなように、本発明によれば、入出
力信号線に転送したデータと、受信側で取込んだ人出力
信号線上のデータを再び入出力信号線に転送したデータ
とを比較し、さらに人出力信号線群に転送するデータの
パターンを順次シフトして比較を行なうことにより、人
出力バス信号線の短絡、開放を確実に検出することが可
能となる。また、バスの異常検出のための構成部品を、
バスの両端にのみ設けることで、部品点数が少なく、よ
り経済的な電子機器を構成できるという効果が得られた
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＰＣシステムのブロッ
ク図、第２図は第１図に示したバスチエツクスレーブおよび入
出力バス制御部の詳細を示すブロック図、第３図は実施例におけるバス信号線チエツク処理を示す
フローチャート、第４図は従来例に係るＰＣシステムのブロック図、第５図は、パリティチエツクの構成を示すブロック図で
ある。１・・・ＰＣシステム、２・・・基本ユニット、３・・・ＣＰＵ。４・・・システムメモリ、５・・・ユーザメモリ、６・・・バスチエツクスレーブ、７・・−ＣＰＵバス、８・・・入出力バス制御部、９・・・マザーボード、１１・・・人出カニニット、１２・・・コネクタ、１３・・・入出カバスインターフエース部、１４・・・
入出力部、１５・・・制御部ドライバ、１６・・・制御部レシーバ、１７・・・パリティジェネレータ、１Ｂ・・・パリティチエッカ、１９・・・入出力部レシーバ、２０・・・人出力部ドライバ、２１・・・人出力データバス、２２・・・出力データバリティ信号、２３・・・出力データパリティ異常通知信号、２４・・
・人力データパリティ信号、２５・・・人力データパリティ異常通知線、２６・・・
ＣＰＵデータバス、２７・・・入出カニニットデータバス、２８・・・人出
力バス、２９・・・人出カバスインタフエース部、３０・・・入
出力バス制御部、３１・・・アドレスドライバ、３２・・・読み戻し信号記憶器、３３・・・セレクタ、３４・・・比較器、３５・・・記憶器、３６・・・バスチエツク制御信号発生回路、３７・・・
ＣＰＵ側データ信号、３８・・・入出力アドレス入力信号、３９・・・送出データ、４０・・・読み戻しデータ、４１・・・不一致出力信号、４２・・・人出力アドレス信号線、４３・・・チエツクモード信号、４４・・・書き込みストローブ、４５・・・リード信号、４６・・・受信データ記憶器− ４７・・・受信データドライバ、４８・・・受信側制御回路、４９・・・受信データ記憶信号、５０・・・受信データ記憶パルス、５１・・・ドライバゲートイネーブル。

Claims

【特許請求の範囲】１）バス信号線を介して転送するデータを記憶する記憶
手段と、前記バス信号線の一端に配され、前記バス信号線上のデ
ータを記憶する受信データ記憶手段と、前記記憶手段のデータを前記バス信号線に転送し、その
後、前記バス信号線上のデータを前記受信データ記憶手
段に記憶させる書込み手段と、前記バス信号線の他端に
配され、前記バス信号線上のデータを記憶する読み戻し
信号記憶手段と、前記受信データ記憶手段のデータを前記バス信号線に転
送し、その後、前記バス信号線上のデータを前記読み戻
し信号記憶手段に記憶させる読み出し手段と、前記記憶手段のデータと前記読み戻し信号記憶手段のデ
ータとを比較し、当該比較が不一致のとき所定の信号を
出力する比較手段と、前記記憶手段に記憶するデータを、前記バス信号線を含
むバス信号線群に転送するデータ群のうちの１つが他と
異なるよう、前記比較ごとに順次シフトさせて設定する
データ設定手段とを具えたことを特徴とするバスチェック装置。