JPH04304530A - Ｃｐｕ周辺回路の自己診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はメモリ，データバス，ア
ドレスバス等のＣＰＵ周辺回路を自己診断する方法、特
にアドレスバスの異常検出を可能とした自己診断方法に
関する。なお以下各図において同一の符号は同一もしく
は相当部分を示す。

【０００２】

【従来の技術】従来、メモリ等の自己診断方法としては
、任意のアドレスにメモリチェック用のデータを書き込
み、その直後にそのデータを読出して書き込みデータと
比較する方法が一般的であった。また、書き込み直後に
読出しを行わない場合でも、１種類のデータにて全エリ
アへの書き込みを行い、その後に読出して比較を行って
いた。

【０００３】

【発明が解決しようとする課題】プリント板を作成する
上で、ハンダブリッジによる短絡やパターン切断等によ
る基板不良がある。上述した従来の自己診断方法を用い
た場合、プリント基板上のデータバスの短絡や切断、メ
モリ自体の不良等の発見には有効であるが、プリント基
板上のアドレスバスの短絡や切断が有った場合、誤った
アドレスにデータを書き込み、同じ誤ったアドレスから
データを読み出すため、不良を発見することができなか
った。そこで本発明はこの問題をも解消できるＣＰＵ周
辺回路の自己診断方法を提供することを課題とする。

【０００４】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の自己診断方法は、（奇数種チェック用
データ全領域書込手段２Ａなどを介し）奇数の種類のチ
ェック用データを順番に１つづつメモリの全領域へこの
メモリのアドレス順に繰返し書込んだのち、（書込みデ
ータ読出・比較手段２Ｂなどを介し）この全領域の書込
データを読出して、この各読出データが先に当該アドレ
スへ書込んだ前記チェック用データに夫々一致するか否
かを調べ、（異常内容診断手段２Ｃなどを介し）その不
一致が検出されたアドレスから前記メモリもしくはデー
タバスまたはアドレスバスの異常の別を判別するように
し、

【０００５】請求項２の自己診断方法は、メモリの全領
域と同数の種類のチェック用データを順番に１つづつメ
モリの全領域へこのメモリのアドレス順に書込んだのち
、この全領域の書込データを読出し、この各読出データ
が先に当該アドレスへ書込んだ前記チェック用データに
夫々一致するか否かを調べ、その不一致が検出されたア
ドレスから前記メモリもしくはデータバスまたはアドレ
スバスの異常の別を判別するようにし、また

【０００６
】請求項３の自己診断方法は、請求項１に記載の自他診
断方法において、前記の読出しを前記の書込と逆のアド
レス順とすることにより、前記の不一致が検出された最
初のアドレスから異常なアドレスバスのビット番号を検
出するようにするものとする。

【０００７】

【作用】メモリの全領域にアドレス順に奇数種類のチェ
ック用データを順次繰返し書込んだのち、アドレス順に
この書込データを読出してデータ化けの有無を調べ、こ
の異常発生のアドレスからメモリ異常，データバス異常
のみならず、アドレスバス異常の検出を可能とする。

【０００８】

【実施例】以下図１ないし図８に基づいて本発明の実施
例を説明する。図１は本発明の一実施例としての要部構
成を示す回路図である。同図において１はＣＰＵ、２は
ＲＯＭ、３はＲＡＭ、４，５はバッファ、６，８はアド
レスバス、７，９はデータバスである。ここで３〜９の
各手段がＣＰＵ１による自己診断対象のＣＰＵ周辺回路
である。なおＲＯＭ２内の奇数種チェック用データ全領
域書込手段２Ａ，書込データ読出・比較手段２Ｂ，異常
内容診断手段２Ｃは後述する自己診断プログラム中の主
要部分に相当する。図１においてＣＰＵ１にはＲＯＭ２
が直接接続され、周辺回路であるＲＡＭ３はバッファ４
，５を介して接続される。バッファ５は双方向のバッフ
ァであり、少なくともＣＰＵ１がＲＯＭ２をアクセスす
る時は、外部のデータバス９とデータバス７との間を遮
断する。バッファ４，５は、本発明に必ずしも必要とい
うわけではないが、周辺回路のデータバスおよびアドレ
スバスの短絡により自己診断プログラム自体が暴走する
という事態を回避するために有効である。

【０００９】本発明ではＲＯＭ２に図２，図３に示すア
ルゴリズムの自己診断プログラムを搭載し、実行する。 ここで図２，図３中の■〜■の記号は、夫々この両図間
の対応する接続子である。また図１のＲＡＭ３のアドレ
ス空間は、１６ビット（ＡＯ　〜Ａ１５）とする。また
以下Ｓ１〜Ｓ３１の符号は図２および図３中のステップ
を示す。図２，図３を説明すると、ＲＡＭ３に最終アド
レスをセットして（Ｓ１）、チェック用データ（０ＡＡ
Ｈ）を書込み（Ｓ２）、以後アドレスをデクリメントし
ながらＲＡＭ３の開始アドレスまで、３個のチェック用
データ（０ＡＡＨ，０５５Ｈ，０ＡＡＨ）を０５５Ｈ→
０３ＣＨ→０ＡＡＨ→…と順番に繰返し書込む（Ｓ３〜
Ｓ１０，分岐ＮＯ→Ｓ２→Ｓ３の繰返し）。このように
してＲＡＭ３の全領域に対し書込を行ったのち（Ｓ４，
分岐ＹＥＳ、Ｓ７，分岐ＹＥＳ、Ｓ１０，分岐ＹＥＳの
何れか）、今度は上記と逆方向に（つまり開始アドレス
から最終アドレスまで）ＲＡＭ３のアドレスをインクリ
メントしながら、先の書込データを読出し、この各デー
タが先に書込んだデータ通りであることを確認する（Ｓ
１１〜Ｓ２２，分岐ＹＥＳ→Ｓ１１の繰返し）。そして
この確認の結果、書込データと読出しデータが全て一致
した場合は（Ｓ１２，分岐ＹＥＳ、Ｓ１６，分岐ＹＥＳ
、Ｓ２０，分岐ＹＥＳの何れか）、正常に終了し（Ｓ２
３）、ＣＰＵ周辺回路は正常であると判定される。

【００１０】図４，図５，図６はＲＡＭ３内のデータの
書込状態の例を示す。前記ステップＳ１〜Ｓ１０の手順
によって、正常な場合は図４（ａ）　に示す通りに書き
込まれる。なおここで前記チェック用データの２進数表
現は下記の通りである。 ０ＡＡＨ　　＝　　（１０１０１０１０）Ｂ０５５Ｈ　
　＝　　（０１０１０１０１）Ｂ０３ＣＨ　　＝　　（
００１１１１００）Ｂ

【００１１】しかし、例えばアド
レス線Ａ１４がグランドＧＮＤに短絡していた場合、ア
ドレス０Ｈ〜３ＦＦＦＨ，８０００Ｈ〜０ＢＦＦＦＨで
は正常なアドレスに書き込めるが、Ａ１４が強制的に”
０”となるため、アドレス４０００Ｈ〜７ＦＦＦＨへの
書込データはアドレス０Ｈ〜３ＦＦＦＨに、アドレス０
Ｃ０００Ｈ〜０ＦＦＦＦＨへの書込データはアドレス８
０００Ｈ〜０ＢＦＦＦＨに夫々書き込まれる。しかし、
アドレスバスが”１”、”０”の２進数であるのに対し
、書き込みデータは本例では３個であるため、ズレが発
生する。つまり、アドレス０Ｈに書かれるべきデータと
アドレス４０００Ｈに書かれるべきデータは同一ではな
い。（本例では、アドレス０Ｈに０ＡＡＨ、アドレス４
０００Ｈに０３ＣＨを書込むことになる）。ここでは最
終アドレスよりデータ書き込みを開始しているので、ア
ドレス０Ｃ０００Ｈ〜０ＦＦＦＦＨに先に書かれた筈の
データ（図４（ａ））はまず図４（ｂ）　のように８０
００Ｈ〜０ＢＦＦＦＨに書き込まれ、この書込データは
さらにアドレス８０００Ｈ〜０ＢＦＦＦＨに本来書込ま
れるデータによって上書きされ、最終的に図４（ｃ）に
示すデータ配置になる。従って、比較を行った時、アド
レス４０００Ｈのデータはアドレス０Ｈより読み出され
、そのデータは０３ＣＨではなく０ＡＡＨである（この
時ＣＰＵから見たデータの配置は図４（ｄ）　となる）
。

【００１２】これにより、異常と判断され（図２，図３
のＳ１４，分岐ＮＯ、Ｓ１８，分岐ＮＯ、Ｓ２２，分岐
ＮＯの何れか）、図３のフローに従い処理される（Ｓ２
４〜Ｓ３１）。ここでカウンタＣ＝１５となっているの
は（Ｓ２４）、ＲＡＭ３のアドレス空間が１６ビット（
ＡＯ　〜Ａ１５）であるためである。アドレス４０００
Ｈで異常が発生したため、このアドレス４０００Ｈ＝（
０１００　　００００　　００００　　００００）Ｂを
レジスタに入れ（Ｓ２５）、このレジスタを左シフトし
て（Ｓ２６）、キャリイ（桁上げ）の有無を調べ（Ｓ２
７）、キャリイが無ければ（分岐ＮＯ）、カウンタＣを
デクリメントし（Ｓ２７）、次にカウンタＣの値のボロ
ー（つまり負の値なること）の有無を調べ（Ｓ２９）、
再びステップＳ２６に戻り、以上のシフト動作を繰返す
。この場合２回目のシフトでキャリイが発生するので（
Ｓ２７，分岐ＹＥＳ）、このときのカウンタＣの内容は
１４となる。以上により、アドレスバスＡ１４に異常が
あるか、（実際には極めて稀であるが）、メモリの当該
アドレスに異常があると判定される（Ｓ３１）。この場
合アドレスバスに異常があればさらにアドレス４０００
Ｈから７ＦＦＦＨまで異常が続くので、以後図外の手順
によってこの異常領域の連続の有無を調べたり、あるい
は当該アドレス領域への別のチェック用データの書込と
読出を行うなどの方法により、アドレスバス異常かメモ
リ異常かを分離することができる。

【００１３】なお前記のステップＳ２７でキャリイが発
生せず、ステップＳ２９でボローが発生する場合は（分
岐ＹＥＳ）、読出しの最初のアドレス０Ｈで異常が発生
した場合であり、データバスの異常または（実際には極
めて稀であるが）、メモリの当該アドレスに異常がある
と判定される（Ｓ３０）。この場合アドレスバスに異常
があれば全領域に異常が発生している形になるので、さ
らに図外の手順でこの異常領域の連続の有無を調べたり
、あるいは当該アドレス領域への別のチェック用データ
の書込と読出を行うなどの方法により、データバス異常
かメモリ異常かを分離することができる。そしてＣＰＵ
１は図外の手順でこの結果を図外のＬＥＤ等を介して外
部へ出力する。なお図１の奇数種チェック用データ全領
域書込手段２Ａの機能は図２のステップＳ１〜Ｓ１０に
相当し、図１の書込データ読出・比較手段２Ｂの機能は
図２のステップＳ１１〜Ｓ１７および図３のステップＳ
１８〜Ｓ２２に相当し、図１の異常内容診断手段２Ｃの
機能は図３のステップＳ２４〜Ｓ３１に相当する。

【００１４】以上の実施例ではアドレス線がグランドＧ
ＮＤに短絡した場合を説明したが、これは、電源に短絡
した場合も同様の結果となる。この場合に実際にＲＡＭ
３に書き込まれるデータの配置を図５（ａ）　に、ＣＰ
Ｕから見たデータの配置を図５（ｂ）　に夫々示す。ま
たグランドＧＮＤに短絡する代りに、他のアドレスバス
等の信号線への短絡の場合もほぼ同様の結果となる。こ
れは、ＩＣの駆動能力の違いにより、現行のＩＣでは”
１”と”０”とが短絡した場合にはメモリは”０”と確
認するためである。アドレス線Ａ１４とＡ１５が短絡し
た場合に実際にＲＡＭ３に書き込まれるデータの配置を
図６（ａ）　に、ＣＰＵから見たデータの配置図６（ｂ
）　に示す。この時、本例ではアドレス線Ａ１５が異常
と検出される。ただし、これは”１”と確認されても同
様の効果が得られる（不定とならなければよい）。また
以上の実施例では左シフトにより異常なアドレス線の特
定を行ったが、これは右シフトやコンペア等の他の方法
を用いても、データのチェックを行う方法であれば、同
等の結果が得られる。また以上の実施例では最終アドレ
スより書き込みを開始し、開始アドレスより読出しを行
ったが、逆の場合も類似の結果が得られる。この時の処
理プログラムのフローチャートを図７，図８に示す。な
おこの両図において■〜■の記号は夫々この両図間の接
続子を示す。また以上の実施例では１アドレス毎、順に
チェックを行ったが、これは必要条件ではない。

【００１５】

【発明の効果】本発明によれば、奇数の種類のチェック
用データを順番に１つづつメモリの全領域へこのメモリ
のアドレス順に繰返し書込んだのち、またはメモリの全
領域と同数の種類のチェック用データを順番に１つづつ
メモリの全領域へこのメモリのアドレス順に書込んだの
ち、この全領域の書込データを読出し、この各読出デー
タが先に当該アドレスへ書込んだ前記チェック用データ
に夫々一致するか否かを調べ、その不一致が検出された
アドレスから前記メモリもしくはデータバスまたはアド
レスバスの異常の別を判別するようにしたので、特にア
ドレスバスの異常、さらにそのアドレスバスのビット番
号の検出が可能となった。

【図面の簡単な説明】

【図１】本発明の一実施例としての要部構成を示す回路
図

【図２】本発明の第１の実施例としての自己診断プログ
ラムの前半部を示すフローチャート

【図３】図２のプログラムの後半部を示すフローチャー
ト

【図４】図２，図３の処理に基づく正常時と異常時のＲ
ＡＭ内のデータ構成の第１の実施例を示す図

【図５】図
２，図３の処理に基づく異常時のＲＡＭ内のデータ構成
の第２の実施例を示す図

【図６】図２，図３の処理に基づく異常時のＲＡＭ内の
データ構成の第３の実施例を示す図

【図７】本発明の第２の実施例としての自己診断プログ
ラムの前半部を示すフローチャート

【図８】図７のプログラムの後半部を示すフローチャー
ト

【符号の説明】

１　　　　ＣＰＵ ２　　　　ＲＯＭ ２Ａ　　奇数種チェック用データ全領域書込手段２Ｂ　
　書込データ読出・比較手段 ２Ｃ　　異常内容診断手段 ３　　　　ＲＡＭ ４，５　　バッファ ６　　　　アドレスバス ７　　　　データバス ８　　　　アドレスバス ９　　　　データバス

Claims (3)

【特許請求の範囲】
1. 【請求項１】奇数の種類のチェック用データを順番に１
   つづつメモリの全領域へこのメモリのアドレス順に繰返
   し書込んだのち、この全領域の書込データを読出して、
   この各読出データが先に当該アドレスへ書込んだ前記チ
   ェック用データに夫々一致するか否かを調べ、その不一
   致が検出されたアドレスから前記メモリもしくはデータ
   バスまたはアドレスバスの異常の別を判別するようにし
   たことを特徴とするＣＰＵ周辺回路の自己診断方法。
2. 【請求項２】メモリの全領域と同数の種類のチェック用
   データを順番に１つづつメモリの全領域へこのメモリの
   アドレス順に書込んだのち、この全領域の書込データを
   読出して、この各読出データが先に当該アドレスへ書込
   んだ前記チェック用データに夫々一致するか否かを調べ
   、その不一致が検出されたアドレスから前記メモリもし
   くはデータバスまたはアドレスバスの異常の別を判別す
   るようにしたことを特徴とするＣＰＵ周辺回路の自己診
   断方法。
3. 【請求項３】請求項１に記載の自己診断方法において、
   前記の読出しを前記の書込と逆のアドレス順とすること
   により、前記の不一致が検出された最初のアドレスから
   異常なアドレスバスのビット番号を検出するようにした
   ことを特徴とするＣＰＵ周辺回路の自己診断方法。