JPH11231926A - 制御装置の診断方法 - Google Patents

Abstract

(57)【要約】 【課題】 マスタ・スレーブ相互の異常のみならず、デ
ータバスの異常を検出し得る診断方法を提供する。 【解決手段】 入出力モジュール２の共有メモリに、デ
ータバスと同ビット数のセルを持つシフトレジスタ２４
を設け、コントローラ１が一定時間毎にシフトレジスタ
２４を１ビットシフトし、その記憶内容をシフトレジス
タ不変検出部１３に記憶し、入出力モジュール２も一定
時間毎にシフトレジスタの内容を１ビットシフトし、そ
の内容をシフトレジスタ不変検出部２５に記憶し、コン
トローラ１、入出力モジュール２はいずれもシフト操作
する前に、前回の記憶データと今回のシフトレジスタ２
４の内容を比較し、内容に変化がなければ相手方が異常
であると判定し、エラー出力１７、２９を出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、工業プラント等
の制御を行うプロセス制御装置に関する。

【０００２】

【従来の技術】プロセス制御装置には、図１に示すよう
に、１台以上のコントローラ１と、１台以上の入出力モ
ジュール２（入出力装置）と、がデータバス３で接続さ
れてなるものがある。このプロセス制御装置では、コン
トローラ１がデータバス３に対するマスタ、入出力モジ
ュール２がスレーブの関係にある。コントローラ１、入
出力モジュール２ともデータバス３に対するインタフェ
ース４、共有メモリ５を有し、コントローラ１はさらに
データバスコントローラ６を有する。

【０００３】コントローラ１と入出力モジュール２の間
では、入出力モジュール２上の共有メモリ５に対し、コ
ントローラ１が読書きを行う態様で、データの授受を行
う。また、コントローラ１自身、入出力モジュール２自
身の故障に関しては、各々の装置内の自己診断機能によ
り検出しているが、相互間の故障情報を授受する目的
で、従来はコントローラ１が入出力モジュール２の共有
メモリ５内の特定の領域に一定値をプリセットし、入出
力モジュール２がプリセット値をデクリメントし、コン
トローラ１はプリセット値が不変の場合、入出力モジュ
ール２はプリセット値が０になれば、相手装置が異常で
あると判定するようにしている。

【０００４】この相互診断方法は、図３に示す機能回路
で行っている。コントローラ１はクロック源１からのパ
ルスによる一定周期Ｔで、入出力モジュール２内の共有
メモリ内に設けられたカウンタ２４ａに所定値Ｖをプリ
セットする。入出力モジュール２はクロック源２１から
のパルスによる一定周期ｔ（ｔ≦Ｔ）でカウンタ２４ａ
をデクリメントする。時間がＴ経過した後、コントロー
ラ１は入出力モジュール２のカウンタ２４ａを参照し、
その内容が変化していれば、カウンタ不変検出部１３ａ
で、再度カウンタ２４ａをプリセットする。一定時間Ｔ
_e にわたり、カウンタ２４ａが内容Ｖで不変なら入出力
モジュール２に異常が発生したと判断し、タイマ１５の
出力によりフリップフロップ１６をセットし、エラー出
力１７を出す。

【０００５】一方、入出力モジュール２では、一定時間
Ｖ×ｔにわたり、カウンタ２４ａがプリセットされず、
カウンタ２４ａがデクリメントにより０となり、カウン
タ０検出部２５ａの出力によりフリップフロップ２６を
セットし、コントローラ１に異常が発生したと判断し、
エラー出力２９を出す。

【０００６】

【発明が解決しようとする課題】上記した従来のプロセ
ス制御装置では、コントローラと入出力モジュール間の
相互診断を十分に行えるが、図４に示すように、データ
バス３上のデータＤ₀ 、……、Ｄ₇ の特定ビット（例え
ばＤ₃ ）が０となる障害が発生する場合には、相互診断
の機能が果たせなくなる。例えば、プリセットする所定
値Ｖが１０（ビットパターン００００１０１０）の場
合、データバス３上のＤ₃ に障害があり、０となってい
れば、カウンタ２３には２（ビットパターン０００００
０１０）がプリセットされる。この時、入出力モジュー
ルに異常が発生していても、コントローラは入出力モジ
ュールのカウンタから２を読出すことにより、カウンタ
不変検出部は変化を検出し、入出力モジュールの異常を
検出できないという問題がある。

【０００７】この発明は上記問題点に着目してなされた
ものであって、データバス上での障害がある場合でも、
相互診断の可能な制御装置の診断方法を提供することを
目的としている。

【０００８】

【課題を解決するための手段】この発明の制御装置の診
断方法は、少なくとも１台のコントローラと、１台以上
の入出力装置がデータバスを介して接続され、かつデー
タバスに対する共有メモリを有し、前記コントローラ及
び入出力装置はマスタ、スレーブの機能を持つ構成とす
る制御装置において、マスタとスレーブの間で相互に相
手方を診断する方法であって、スレーブの共有メモリ
に、データバスと同ビット数のセルを持ち、唯一のビッ
トセルが「１」となるシフトレジスタを設け、マスタは
一定時間毎に前記シフトレジスタを１ビットシフトし、
そのシフトレジスタの記憶内容自身のワークメモリ内に
記憶しておき、スレーブは、一定時間毎に前記シフトレ
ジスタの内容を１ビットシフトし、その内容を自身のワ
ークメモリ内に記憶しておき、マスタ及びスレーブは、
いずれもシフトレジスタをシフト操作する前に、自身の
ワークメモリに記憶する前回のシフトレジスタデータ
と、今回のシフトレジスタを比較し、内容に変化があれ
ば相手側が正常であるとし、内容に変化がなければ相手
側が異常であると判定し、かつシフトレジスタの
「１」、「０」のチェックにより、データバスの正常／
異常を診断する。

【０００９】

【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。以下で説明するこの発明の
一実施形態プロセス制御装置も、基本的には図１に示す
ように、コントローラ１と入出力モジュール２がデータ
バス３で接続され、コントローラ１及び入出力モジュー
ル２には、それぞれ共有メモリ５を有し、コントローラ
１がマスタとして入出力モジュール２がスレーブとして
動作し、コントローラ１からはデータバスコントローラ
６により、他の共有メモリ５に対し、読み／書きが行え
る。

【００１０】図２は、この実施形態プロセス制御装置の
相互診断の機能構成を示すブロック図である。コントロ
ーラ１は、周期Ｔのクロックパルスを発生するクロック
源１１と、このクロック源１１の出力を入力の一端に受
けるアンドゲート１２と、後述する入出力モジュール２
のシフトレジスタ２４の不変を検出するシフトレジスタ
不変検出部１３と、このシフトレジスタ不変検出部１３
の不変出力「１」を反転して、アンドゲート１２の他端
入力端に加えるノット回路１４と、シフトレジスタ不変
検出回路１３の不変検出出力「１」を受けて、時間Ｔ_e
後にタイムアップ出力を出すタイマ１５と、タイマ１５
の出力でセットされるフリップフロップ１６と、エラー
出力部１７を備えている。

【００１１】また、入出力モジュール２は、一定周期ｔ
毎のクロックパルスを出力するクロック源２１と、クロ
ック源２１よりのクロックパルスを入力の一端に受ける
アンドゲート２２と、コントローラ１のアンドゲート１
２よりの信号とアンドゲート２２よりの信号を入力に受
けるオアゲート２３と、データバスと同一長（同一ビッ
ト数）のシフトセル数を持ち、通常は唯一のセルの内容
が「１」となり、オアゲート２３よりの信号で１セルだ
けシフトするシフトレジスタ２４と、このシフトレジス
タ２４の不変を検出するシフトレジスタ不変検出部２５
と、ノット回路２６と、タイマ２７と、フリップフロッ
プ２８と、エラー出力２９とを備えている。

【００１２】なお、データバス３に接続される入出力モ
ジュールが複数個（ｎ個）ある場合には、コントローラ
１内にアンドゲート１２、シフトレジスタ不変検出部１
３、ノット回路１４、タイマ１５、フリップフロップ１
６、エラー出力部１７からなるスレーブ判定部をｎ個設
けることになる。ここでは説明の簡便上、コントローラ
が１台、入出力モジュールが１台の場合を示している。

【００１３】コントローラ１は、自身のワークメモリエ
リア内に、すなわちシフトレジスタ不変検出部１３にシ
フトレジスタ２４と同一サイズの格納領域を設ける。そ
して、コントローラ１はクロック源１１よりの一定周期
Ｔのクロックパルスをアンドゲート１２、オアゲート２
３を経て、入出力モジュール２のシフトレジスタ２４を
１ビットシフトする。このシフトレジスタ２３の内容を
自身のワークメモリエリア（シフトレジスタ不変検出部
１３）に記憶する。

【００１４】一方、入出力モジュール２は、クロック源
２１よりのクロックパルスにより、やはり一定周期ｔ毎
にシフトレジスタ２４の内容を１ビットシフトし、自身
のワークメモリエリア（シフトレジスタ不変検出部２
５）に記憶する。コントローラ１、入出力モジュール２
とも、入出力モジュール２上のシフトレジスタ３０の内
容をシフトする前に、自身のワークメモリエリア上（シ
フトレジスタ不変検出部１３、２５）の過去（前回）の
レジスタデータを、今回のシフトレジスタ２４のデータ
と比較する。コントローラ１では、入出力モジュール２
のシフトレジスタ２４の内容と、自身のワークメモリエ
リア内の過去（前回）のレジスタ内容を比較し（シフト
レジスタ不変検出部２３）し、シフトによりシフトレジ
スタ２４の内容が変化しておれば、次のクロックをアン
ドゲート１２より出力するのを許可する。しかし、入出
力モジュール２のクロックにより、シフトレジスタ２４
がシフトされていない場合は不変であり、タイマ１５を
起動し、不変の状態がＴ_e 続くと、タイマ１５のタイム
アップでフリップフロップ１６をセットし、入出力モジ
ュール２の異常を示すエラー出力１７を出す。入出力モ
ジュール２が異常で、例えばクロック源２１からのクロ
ックパルスがシフトレジスタ２３に加えられず、シフト
されていない場合は、前回コントローラ１のワークメモ
リに記憶しているデータと変わらず不変であり、前記動
作となる。

【００１５】また、入出力モジュール２では、一定周期
ｔでシフトレジスタ２４の内部データと１サイクル前の
データをシフトレジスタ不変検出部２５で比較し、変化
が見られれば、自らのレジスタデータを１ビットシフト
する。しかし、一定時間ｔ_eにわたり、データが不変の
場合は、タイマ２７のタイムアップでフリップフロップ
２８をセットし、エラー出力２９により、コントローラ
１に異常が発生したことを出力する。例えば、コントロ
ーラ１が異常で、アンドゲート１２からオアゲート２３
を介して、クロックパルスが加えられず、シフトレジス
タ２４がシフトされないと、入出力モジュール２のシフ
トレジスタ不変検出部２８では、前回記憶してある内容
と、今回シフトレジスタ２３から取込むデータが変わら
ず不変であり、前記動作となる。

【００１６】また、コントローラ１、入出力モジュール
２ともシフトレジスタの内容と過去のデータを比較する
際、データとして許されない内容を読出した時、例え
ば、図５の（ａ）に示すように、どのビットもＯＮされ
ていない場合や、図５の（ｂ）のように、２ビット以上
ＯＮされている時には、データバスそのものに障害が発
生したものと判断する。この診断はシフトレジスタ不変
検出部１３、２５でなされる。

【００１７】

【発明の効果】この発明によれば、データバス上の全ビ
ットを使用して故障検出を行うので、コントローラ、入
出力装置のみの異常だけではなく、コントローラ、入出
力装置間のデータバスの異常も検出することが可能とな
り、他にデータバスのチェック手段を要しないので、装
置全体として簡便で、信頼性の高い制御装置を実現でき
る。

【図面の簡単な説明】

【図１】この発明の一実施形態プロセス制御装置の機器
構成を示すブロック図である。

【図２】同実施形態プロセス制御装置のコントローラと
入出力モジュールの内部機能構成を示すブロック図であ
る。

【図３】従来のプロセス制御装置のコントローラと入出
力モジュールの機能構成を示すブロック図である。

【図４】データバスの障害が生じた場合を説明する図で
ある。

【図５】図２のプロセス制御装置において、データバス
に障害が生じた場合に、シフトレジスタに起こり得る内
容例を示す図である。

【符号の説明】

１ コントローラ ２ 入出力モジュール １３ シフトレジスタ不変検出部 １７ エラー出力部 ２４ シフトレジスタ ２５ シフトレジスタ不変検出部 ２９ エラー出力部

Claims (1)

【特許請求の範囲】
1. 【請求項１】少なくとも１台のコントローラと、１台以
   上の入出力装置がデータバスを介して接続され、かつデ
   ータバスに対する共有メモリを有し、前記コントローラ
   及び入出力装置はマスタ、スレーブの機能を持つ構成と
   する制御装置において、マスタとスレーブの間で相互に
   相手方を診断する方法であって、 スレーブの共有メモリに、データバスと同ビット数のセ
   ルを持ち、唯一のビットセルが「１」となるシフトレジ
   スタを設け、 マスタは一定時間毎に前記シフトレジスタを１ビットシ
   フトし、そのシフトレジスタの記憶内容自身のワークメ
   モリ内に記憶しておき、 スレーブは、一定時間毎に前記シフトレジスタの内容を
   １ビットシフトし、その内容を自身のワークメモリ内に
   記憶しておき、 マスタ及びスレーブは、いずれもシフトレジスタをシフ
   ト操作する前に、自身のワークメモリに記憶する前回の
   シフトレジスタデータと、今回のシフトレジスタを比較
   し、内容に変化があれば相手側が正常であるとし、内容
   に変化がなければ相手側が異常であると判定し、かつシ
   フトレジスタの「１」、「０」のチェックにより、デー
   タバスの正常／異常を診断するようにしたことを特徴と
   する制御装置の診断方法。