JPS62235664A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置において使用される記憶回路、特
に大容量を必要とする画像記憶回路に関するＯ 〔従来の技術〕 画像記憶回路においては必要容量の確保およびアクセス
時間短縮のためランダムアクセスメモリーが使用され、
また記憶回路の構造としてはマイクロプロセッサで制御
し易いよう８ビツト又は１６ビ、トのデータ幅となって
いるのが一般的である。

近年のメモリ素子の高集積化により種々の機器に組込ま
れる画像記憶回路の容量も大幅に増大し高機能化が計ら
れてわる。ところが、機器の動作を保証するため通常、
機器に電源を投入した際自己診断を行なうために必要な
時間が機器に搭載する記憶回路の容量に比例して増加し
てしまうという問題が生じる。この問題に対し、記憶回
路が複数枚のメモリボードから構成される場合等におい
ては、複数枚のボードに同一データを書込む等により自
己診断の高速化が計られているが誉込み時だけの高速化
では自己診断に必要な時間を書込／読出時間の半分以下
に改善することは不可能である。

〔発明が解決しようとする問題点〕

上記のように従来の画像記憶回路の増大により自己診断
の書込／読出時間が増大してしまうという欠点があった
。

本発明の目的は上述の問題を解決し、記憶回路の自己診
断の書込／読出時間に必要時間を半分以下にすることが
可能な記憶装置を提供することにある。

〔問題点を解決するだめの手段〕

本発明の記憶装置の構成は、書込／読出データを格納す
るｌ　Ｘ　２　？ビットから成り１回のアクセスで！ビ
ットを同時に書込／読出可能な２２個の記憶回路モジュ
ールを２等分割した第１および第２の記憶回路モジュー
ル群と、診断モード動作か否かの動作モードを記憶する
動作モードフリップフロ、プと、この動作モード７す、
プフロヴグの動作モード信号およびモジュール選択信号
を入力し前記動作モード信号が診断モードを示してりる
時は前記第１および第２の記憶回路モジュール群を同時
に選択しまた前記動作モード信号が非診断モードの時は
前記２１個の記憶回路モジュールを任意に選択する第１
および第２の選択信号を出力するモジュール選択回路と
、前記動作モード信号およびモジュール選択信号を入力
し前記第１および第２の記憶回路モジュール群の書込／
読出データの人出力制御をそれぞれ行なう第１および第
２のデータ入出力制御回路と、前記動作モード信号が診
断モードでかつ前記書込／読出信号が読出を示している
時のみ動作し前記第１および第２の記憶回路モジュール
群の各記憶回路モジュールのそれぞれの等しいアドレス
に対応して読出される読出データの一致を検出する一致
検出回路とから構成されることを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

この図で、ｌは動作モードフリップフロップ、２ｒｉモ
ジ工−ル選択回路、３および４ｒｔ第１および第２の記
憶回路モジュール群（以下記憶回路モジュール３および
４と称す）、５および６ｒｉ第１および第２のデータ人
出力制御回路（以下データ入出力回路５および６と称す
）、７ｒｉ一致検出回路、１０は記憶装置である。

ここでは説明を簡単にするためにＪ＝３．ｍ＝８、ｎ＝
１とすると第１および第２の記憶回路モジュール群はそ
れぞれ１個の記憶回路モジュール３と４から構成される
。

動作モードフリ、プフロ−ｙ７１は、外部処理部モード
フリ、プフロップの出力である動作モード信号りが論理
「０」の時、非診断モードを示し記憶回路モジ、−ル３
および４を任意にアクセス可能なモードであシ、論理「
ｌ」の時、診断モードを示し記憶回路モジュール３と４
を同時に同一アドレスでアクセスを行なうモードである
。

動作モード信号りが「０」の時は、書込時においては書
込／読出信号ｆが書込を示し書込時そジ、−ル選択回路
２からモジ、−ル選択信号Ｃに対応する記憶回路モジ、
−ル３またｒｉ４に対し選択信号ｊまたｔｉｋが出力さ
れると同時に双方向性パスライン上の書込／読出データ
ａが書込データを示しデータ人出力制御回路５または６
の制御によシモジ、−ルアドレスデータｂのアドレス対
応に記憶回路モジュール３または４に書込まれる。

また読出時においては、書込／読出信号ｆが読出を示し
同様にモジュール選択信号ｊｔたはｋが出力され書込／
読出データａの双方向パスラインに記憶回路モジュール
３または４の読出データを出力する。

この時一致検出回路にも記憶回路モジュール３または４
の読出データが供給されるが動作モード信号が「０」で
あるから動作しない。

次に、動作モード信号が「ｌ」の時は、モジュール選択
回路２は書込／読出データａを同時に記憶回路モジュー
ル３および４に書込／読出を行なうように同時に選択信
号ｊおよびｋを出力し、データ入出力制御回路５または
６は書込時は同時に書込／読出データａを書込データと
して入力しまた続出時は記憶回路モジュール３または４
の読出データのいずれか一方を書込／読出データａの双
方向性パスライン上に出力する。

この時両方の記憶回路モジュール３および４の読出デー
タは一致検出回路７によシ同一アドレスの読出データ毎
に一致を検出し、不一致が検出されなければ、診断デー
タが書込時に正しく記憶回路モジー−ル３および４に書
かれていたとして記憶回路３または４いずれか一方のみ
のデータ診断を行なえば良いので診断時の時間が半分に
なる。

尚、２−分割した記憶回路モジュールが各々独立にアク
セスできるかどうかの診断は非診断モードで容易にチェ
ックを行なうことが可能であり診断時間への影響は無視
できる。

尚、データネ一致が検出された時は、全記憶回路モジュ
ールの診断が必要となるが、信頼性の高い記憶回路モジ
ュールによシ構成されていればそのような必要性は殆ん
どない。

〔発明の効果〕

以上説明したように、記憶回路モジュールのアクセス制
御を動作子７ドによって任意にあるいは同時にモジュー
ル選択信号を切換えることを可能としたので記憶回路モ
ジュールの１／２の容量分のデータ診断時間に短縮する
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・・・・動作モードフリップフロップ、２・・・
・・・モジュール選択回路、３，４・・・・・・記憶回
路モジュール、５．６・・・・・・データ入出力制御回
路、７・・・・・・一致検出回路、ａ・・・・・・書込
／読出データ、ｂ・・・・・・モジ、−ルアドレスデー
タ、Ｃ・・・・・・モジュール選択信号、ｄ・・・・・
・診断モードセット信号、Ｃ・・・・・・診断モードリ
セット信号、ｆ・・・・・・書込／読出信号、ｇ・・・
・・・ＣＬＫ信号、ｈ・・・・・・動作モード信号、ｉ
・・・・・・一致検出信号、ｊ、ｋ・・・・・・選択信
号。 ７″ 櫨

Claims (1)

【特許請求の範囲】
1. 書込／読出データを格納するｌ×２＾ｍビットから成り
   １回のアクセスでｌビットを同時に書込／読出可能な２
   ＾ｎ個の記憶回路モジュールを２等分割した第１および
   第２の記憶回路モジュール群と、診断モード動作か否か
   の動作モードを記憶する動作モードフリップフロップと
   、この動作モードフリップフロップの動作モード信号お
   よびモジュール選択信号を入力し前記動作モード信号が
   診断モードを示している時は前記第１および第２の記憶
   回路モジュール群を同時に選択しまた前記動作モード信
   号が非診断モードの時は前記２＾ｎ個の記憶回路モジュ
   ールを任意に選択する第１および第２の選択信号を出力
   するモジュール選択回路と、前記動作モード信号および
   モジュール選択信号を入力し前記第１および第２の記憶
   回路モジュール群の書込／読出データの入出力制御をそ
   れぞれ行なう第１および第２のデータ入出力制御回路と
   、前記動作モード信号が診断モードでかつ前記書込／読
   出信号が読出を示している時のみ動作し前記第１および
   第２の記憶回路モジュール群の各記憶回路モジュールの
   それぞれの等しいアドレスに対応して読出される読出デ
   ータの一致を検出する一致検出回路とから構成されるこ
   とを特徴とする記憶装置。