JPH0552912A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0552912A JPH0552912A JP3238920A JP23892091A JPH0552912A JP H0552912 A JPH0552912 A JP H0552912A JP 3238920 A JP3238920 A JP 3238920A JP 23892091 A JP23892091 A JP 23892091A JP H0552912 A JPH0552912 A JP H0552912A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- error
- functional block
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 各機能ブロックの動作状態を直接見ることが
でき、不具合発生場所の特定を簡単に行なえる集積回路
を提供する。 【構成】 各機能ブロック５，６毎の動作状態をそれぞ
れ記録するＲＡＭ３と、このＲＡＭ３を制御するＲＡＭ
制御部２と、内部動作のエラーを検出し、エラーが検出
されたとき、または外部からエラー信号Ｓ７が入力され
たときに、エラー発生通知信号Ｓ８をＲＡＭ制御部２に
出力するエラー検出部９と、各機能ブロック５，６の入
力端子を外部入力端子Ｉ２に接続する入力部４と、各機
能ブロック５，６の出力端子を外部出力端子Ｏ２に接続
する出力部７と、入力部４と出力部７を制御する入出力
制御部８とを内蔵し、エラー検出部９からエラー発生通
知信号Ｓ８がＲＡＭ制御部２に出力されたときは、ＲＡ
Ｍ３はエラー発生時の動作状態の記録を保持し、外部制
御入力端子Ｉ３から入出力制御部８に入出力制御用信号
Ｓ３が入力されたときは、各機能ブロック５，６が外部
から独立して動作できるようにするとともに、各機能ブ
ロック５，６単位での切り離した動作を可能とした。
でき、不具合発生場所の特定を簡単に行なえる集積回路
を提供する。 【構成】 各機能ブロック５，６毎の動作状態をそれぞ
れ記録するＲＡＭ３と、このＲＡＭ３を制御するＲＡＭ
制御部２と、内部動作のエラーを検出し、エラーが検出
されたとき、または外部からエラー信号Ｓ７が入力され
たときに、エラー発生通知信号Ｓ８をＲＡＭ制御部２に
出力するエラー検出部９と、各機能ブロック５，６の入
力端子を外部入力端子Ｉ２に接続する入力部４と、各機
能ブロック５，６の出力端子を外部出力端子Ｏ２に接続
する出力部７と、入力部４と出力部７を制御する入出力
制御部８とを内蔵し、エラー検出部９からエラー発生通
知信号Ｓ８がＲＡＭ制御部２に出力されたときは、ＲＡ
Ｍ３はエラー発生時の動作状態の記録を保持し、外部制
御入力端子Ｉ３から入出力制御部８に入出力制御用信号
Ｓ３が入力されたときは、各機能ブロック５，６が外部
から独立して動作できるようにするとともに、各機能ブ
ロック５，６単位での切り離した動作を可能とした。
Description
【０００１】
【産業上の利用分野】本発明は、複数の機能ブロックを
備えた集積回路に関し、特に各機能ブロックの動作状態
の確認を行なえる集積回路に関する。
備えた集積回路に関し、特に各機能ブロックの動作状態
の確認を行なえる集積回路に関する。
【０００２】
【従来の技術】複数の機能ブロックを備えた従来の大規
模集積回路（以下、ＬＳＩという）では、各機能ブロッ
クの動作状態を記録するための記憶素子であるランダム
・アクセス・メモリ（以下、ＲＡＭという）を内蔵した
ものはなかった。
模集積回路（以下、ＬＳＩという）では、各機能ブロッ
クの動作状態を記録するための記憶素子であるランダム
・アクセス・メモリ（以下、ＲＡＭという）を内蔵した
ものはなかった。
【０００３】
【発明が解決しようとする課題】このため従来のＬＳＩ
は、ＬＳＩ内部の動作状態を直接見る手段がなく、ＬＳ
Ｉの外部入力端子より入力されたデータと、このデータ
によって動作した結果、外部出力端子から出力されるデ
ータとにより内部動作を推測していた。したがって、Ｌ
ＳＩの外部入出力端子の入出力データが分からない場合
は、ＬＳＩの内部の動作状態を見ることができないとい
う問題点があった。またＬＳＩ内部に不具合が発生した
場合、発生場所を推測するしかなく、不具合発生場所の
特定が困難であるという問題点があった。さらに、不具
合が発生したときの状態を再現することが難しいという
問題点もあった。
は、ＬＳＩ内部の動作状態を直接見る手段がなく、ＬＳ
Ｉの外部入力端子より入力されたデータと、このデータ
によって動作した結果、外部出力端子から出力されるデ
ータとにより内部動作を推測していた。したがって、Ｌ
ＳＩの外部入出力端子の入出力データが分からない場合
は、ＬＳＩの内部の動作状態を見ることができないとい
う問題点があった。またＬＳＩ内部に不具合が発生した
場合、発生場所を推測するしかなく、不具合発生場所の
特定が困難であるという問題点があった。さらに、不具
合が発生したときの状態を再現することが難しいという
問題点もあった。
【０００４】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、各機能ブ
ロックの動作状態を直接見ることができ、不具合発生場
所の特定を簡単に行なえる集積回路を提供することを目
的とする。
課題を解決するために提案されたものであり、各機能ブ
ロックの動作状態を直接見ることができ、不具合発生場
所の特定を簡単に行なえる集積回路を提供することを目
的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明による集積回路は、各機能ブロック毎の動作状
態をそれぞれ記録する動作状態記録部と、この動作状態
記録部を制御する制御部と、内部動作のエラーを検出
し、エラーが検出されたとき、または外部からエラー信
号が入力されたときに、エラー発生通知信号を上記制御
部に出力するエラー検出部とを内蔵し、上記エラー発生
通知信号が上記制御部に出力されるまでは、この制御部
の制御を受けて上記動作状態記録部に各機能ブロックの
動作状態を逐次記録し、上記エラー発生通知信号が上記
制御部に出力されたときは、この制御部の制御を受けて
上記動作状態記録部がエラー発生時の動作状態の記録を
保持する構成としてある。
に本発明による集積回路は、各機能ブロック毎の動作状
態をそれぞれ記録する動作状態記録部と、この動作状態
記録部を制御する制御部と、内部動作のエラーを検出
し、エラーが検出されたとき、または外部からエラー信
号が入力されたときに、エラー発生通知信号を上記制御
部に出力するエラー検出部とを内蔵し、上記エラー発生
通知信号が上記制御部に出力されるまでは、この制御部
の制御を受けて上記動作状態記録部に各機能ブロックの
動作状態を逐次記録し、上記エラー発生通知信号が上記
制御部に出力されたときは、この制御部の制御を受けて
上記動作状態記録部がエラー発生時の動作状態の記録を
保持する構成としてある。
【０００６】また本発明による集積回路は、各機能ブロ
ックの入力端子を外部入力端子に接続する入力部と、各
機能ブロックの出力端子を外部出力端子に接続する出力
部と、上記外部入力端子が指定された機能ブロックの入
力端子に接続され、指定された機能ブロックの出力端子
が上記外部出力端子に接続されるよう上記入力部とこの
出力部とを制御する入出力制御部とを内蔵し、外部制御
入力端子からこの入出力制御部に入出力制御用信号が入
力されたときに、各機能ブロックが外部から独立して動
作できるようにするとともに、各機能ブロック単位での
切り離した動作が可能な構成としてある。
ックの入力端子を外部入力端子に接続する入力部と、各
機能ブロックの出力端子を外部出力端子に接続する出力
部と、上記外部入力端子が指定された機能ブロックの入
力端子に接続され、指定された機能ブロックの出力端子
が上記外部出力端子に接続されるよう上記入力部とこの
出力部とを制御する入出力制御部とを内蔵し、外部制御
入力端子からこの入出力制御部に入出力制御用信号が入
力されたときに、各機能ブロックが外部から独立して動
作できるようにするとともに、各機能ブロック単位での
切り離した動作が可能な構成としてある。
【０００７】
【作用】上述した請求項１に対応する構成によれば、動
作状態記録部に記録されたデータ内容を見ることによ
り、各機能ブロックの動作状態を確認できる。またエラ
ー発生時のデータ内容を見ることにより、不具合発生箇
所の特定を行なえる。
作状態記録部に記録されたデータ内容を見ることによ
り、各機能ブロックの動作状態を確認できる。またエラ
ー発生時のデータ内容を見ることにより、不具合発生箇
所の特定を行なえる。
【０００８】請求項２に対応する構成によれば、機能ブ
ロックの入出力端子を外部入出力端子に接続することに
より、各機能ブロック単位での動作の確認が行なえると
ともに、エラー発生時のデータを入力することで、不具
合状態の再現が可能である。また不具合の発生した機能
ブロックを切り離し、別の機能ブロックを生かした集積
回路の動作が可能となる。
ロックの入出力端子を外部入出力端子に接続することに
より、各機能ブロック単位での動作の確認が行なえると
ともに、エラー発生時のデータを入力することで、不具
合状態の再現が可能である。また不具合の発生した機能
ブロックを切り離し、別の機能ブロックを生かした集積
回路の動作が可能となる。
【０００９】
【実施例】以下、本発明による集積回路の具体的な実施
例を図面に基づき詳細に説明する。図１のブロック図
に、この集積回路の一実施例を示す。この図で、ＬＳＩ
１は、外部からのＲＡＭ制御入力信号Ｓ１、内部のＲＡ
Ｍ制御入力信号Ｓ４およびエラー通知信号Ｓ８によって
動作するＲＡＭ制御部２と、ＲＡＭ制御信号Ｓ２によっ
て入力データＤ１、機能ブロック５の出力データＤ４お
よび機能ブロック６の出力データＤ５を記録し、ＲＡＭ
出力データＤ７を外部に出力する動作状態記録部のＲＡ
Ｍ３とを有している。
例を図面に基づき詳細に説明する。図１のブロック図
に、この集積回路の一実施例を示す。この図で、ＬＳＩ
１は、外部からのＲＡＭ制御入力信号Ｓ１、内部のＲＡ
Ｍ制御入力信号Ｓ４およびエラー通知信号Ｓ８によって
動作するＲＡＭ制御部２と、ＲＡＭ制御信号Ｓ２によっ
て入力データＤ１、機能ブロック５の出力データＤ４お
よび機能ブロック６の出力データＤ５を記録し、ＲＡＭ
出力データＤ７を外部に出力する動作状態記録部のＲＡ
Ｍ３とを有している。
【００１０】また外部からの入力データＤ１を入力部制
御信号Ｓ５によって入力データＤ２として機能ブロック
５に出力したり、入力データＤ３として機能ブロック６
に出力する入力部４と、入力データＤ２によって動作
し、出力データＤ４を出力する機能ブロック５と、入力
データＤ３または機能ブロック５からの出力データＤ４
によって動作し、出力データＤ５を出力する機能ブロッ
ク６と、機能ブロック５，６からの出力データＤ４，Ｄ
５を出力制御信号Ｓ６によって出力データＤ６として外
部に出力する出力部７とを有している。
御信号Ｓ５によって入力データＤ２として機能ブロック
５に出力したり、入力データＤ３として機能ブロック６
に出力する入力部４と、入力データＤ２によって動作
し、出力データＤ４を出力する機能ブロック５と、入力
データＤ３または機能ブロック５からの出力データＤ４
によって動作し、出力データＤ５を出力する機能ブロッ
ク６と、機能ブロック５，６からの出力データＤ４，Ｄ
５を出力制御信号Ｓ６によって出力データＤ６として外
部に出力する出力部７とを有している。
【００１１】また外部からの入出力制御用入力信号Ｓ３
によって動作し、入力部４を制御する入力部制御信号Ｓ
５と、出力部７を制御する出力部制御信号Ｓ６と、ＲＡ
Ｍ制御部２を制御するＲＡＭ制御入力信号Ｓ４とを出力
する入出力制御部８とを有し、外部エラー入力信号Ｓ７
と出力データＤ５によりエラーの検出を行ない、ＲＡＭ
制御部２へエラー通知信号Ｓ８を出力するエラー検出部
９とを有している。
によって動作し、入力部４を制御する入力部制御信号Ｓ
５と、出力部７を制御する出力部制御信号Ｓ６と、ＲＡ
Ｍ制御部２を制御するＲＡＭ制御入力信号Ｓ４とを出力
する入出力制御部８とを有し、外部エラー入力信号Ｓ７
と出力データＤ５によりエラーの検出を行ない、ＲＡＭ
制御部２へエラー通知信号Ｓ８を出力するエラー検出部
９とを有している。
【００１２】つぎに、このように構成されるＬＳＩ１の
動作を説明する。まず、外部制御端子Ｉ３から入出力制
御用入力信号Ｓ３が入出力制御部８に入力されると、こ
の入出力制御部８は入力部制御信号Ｓ５を入力部４に出
力するとともに、出力部制御信号Ｓ６を出力部７に出力
する。これにより入力部４は、外部端子Ｉ２から入力さ
れる入力データＤ１を入力データＤ２として機能ブロッ
ク５に出力できるよう設定し、出力部７は機能ブロック
６からの出力データＤ５を出力データＤ６として外部端
子Ｏ２に出力できるよう設定する。また入出力制御部８
は、ＲＡＭ制御入力信号Ｓ４をＲＡＭ制御部２に供給す
る。これによりＲＡＭ制御部２はＲＡＭ制御信号Ｓ２を
ＲＡＭ３に出力するので、ＲＡＭ３は外部端子Ｉ２から
の入力データＤ１と、入力データＤ２によって動作した
機能ブロック５の動作結果である出力データＤ４と、機
能ブロック５からの出力データＤ４によって動作した機
能ブロック６の動作結果である出力データＤ５とを記録
する。
動作を説明する。まず、外部制御端子Ｉ３から入出力制
御用入力信号Ｓ３が入出力制御部８に入力されると、こ
の入出力制御部８は入力部制御信号Ｓ５を入力部４に出
力するとともに、出力部制御信号Ｓ６を出力部７に出力
する。これにより入力部４は、外部端子Ｉ２から入力さ
れる入力データＤ１を入力データＤ２として機能ブロッ
ク５に出力できるよう設定し、出力部７は機能ブロック
６からの出力データＤ５を出力データＤ６として外部端
子Ｏ２に出力できるよう設定する。また入出力制御部８
は、ＲＡＭ制御入力信号Ｓ４をＲＡＭ制御部２に供給す
る。これによりＲＡＭ制御部２はＲＡＭ制御信号Ｓ２を
ＲＡＭ３に出力するので、ＲＡＭ３は外部端子Ｉ２から
の入力データＤ１と、入力データＤ２によって動作した
機能ブロック５の動作結果である出力データＤ４と、機
能ブロック５からの出力データＤ４によって動作した機
能ブロック６の動作結果である出力データＤ５とを記録
する。
【００１３】またエラー検出部９は、出力部７からの出
力データＤ６を取り込んでエラーの検出を行なう。この
エラー検出部９では、エラーが検出されたとき、または
外部端子Ｉ４から外部エラー入力信号Ｓ７が入力された
ときに、エラー通知信号Ｓ８をＲＡＭ制御部２に出力す
る。エラー通知信号Ｓ８を受けたＲＡＭ制御部２は、Ｒ
ＡＭ３へのデータの取り込みを停止させるためのＲＡＭ
制御信号Ｓ２をＲＡＭ３に出力する。これによりＲＡＭ
３は、各データの取り込みをストップし、エラー発生時
の各データＤ１，Ｄ４，Ｄ５を保持する。このＲＡＭ３
内に保持されたデータＤ１，Ｄ４，Ｄ５は、外部制御端
子Ｉ１にＲＡＭ制御入力信号Ｓ１を入力したときに読み
出すことができる。このときＲＡＭ制御部２はデータ取
り出し用のＲＡＭ制御信号Ｓ２をＲＡＭ３に出力するの
で、ＲＡＭ３は保持していたデータＤ１，Ｄ４，Ｄ５を
ＲＡＭ出力データＤ７として外部端子Ｏ１に出力する。
力データＤ６を取り込んでエラーの検出を行なう。この
エラー検出部９では、エラーが検出されたとき、または
外部端子Ｉ４から外部エラー入力信号Ｓ７が入力された
ときに、エラー通知信号Ｓ８をＲＡＭ制御部２に出力す
る。エラー通知信号Ｓ８を受けたＲＡＭ制御部２は、Ｒ
ＡＭ３へのデータの取り込みを停止させるためのＲＡＭ
制御信号Ｓ２をＲＡＭ３に出力する。これによりＲＡＭ
３は、各データの取り込みをストップし、エラー発生時
の各データＤ１，Ｄ４，Ｄ５を保持する。このＲＡＭ３
内に保持されたデータＤ１，Ｄ４，Ｄ５は、外部制御端
子Ｉ１にＲＡＭ制御入力信号Ｓ１を入力したときに読み
出すことができる。このときＲＡＭ制御部２はデータ取
り出し用のＲＡＭ制御信号Ｓ２をＲＡＭ３に出力するの
で、ＲＡＭ３は保持していたデータＤ１，Ｄ４，Ｄ５を
ＲＡＭ出力データＤ７として外部端子Ｏ１に出力する。
【００１４】このＲＡＭ出力データＤ７により仮に出力
データＤ４の不具合が発見され、機能ブロック５が期待
通り動作をしていないことが判明した場合は、外部制御
端子Ｉ３から入出力制御用入力信号Ｓ３を入出力制御部
８に入力すると、この入出力制御部８からの入力部制御
信号Ｓ５により入力部４は入力データＤ１を機能ブロッ
ク５の入力データＤ２として出力するように設定し、出
力部７は入出力制御部８からの出力部制御信号Ｓ６によ
って機能ブロック５からの出力データＤ４を出力データ
Ｄ６として出力するように設定する。これにより機能ブ
ロック５の入出力データＤ２，Ｄ４を外部で確認するこ
とができる。
データＤ４の不具合が発見され、機能ブロック５が期待
通り動作をしていないことが判明した場合は、外部制御
端子Ｉ３から入出力制御用入力信号Ｓ３を入出力制御部
８に入力すると、この入出力制御部８からの入力部制御
信号Ｓ５により入力部４は入力データＤ１を機能ブロッ
ク５の入力データＤ２として出力するように設定し、出
力部７は入出力制御部８からの出力部制御信号Ｓ６によ
って機能ブロック５からの出力データＤ４を出力データ
Ｄ６として出力するように設定する。これにより機能ブ
ロック５の入出力データＤ２，Ｄ４を外部で確認するこ
とができる。
【００１５】またＲＡＭ３より得たデータを入力データ
Ｄ１として外部端子Ｉ２に加えることにより、エラー発
生時の機能ブロック５の動作を再現し、外部で確認する
ことができる。この結果、機能ブロック５の使用が不可
能と判断された場合は、外部端子Ｉ３から入出力制御用
入力信号Ｓ３を入出力制御部８に入力すると、入力部制
御信号Ｓ５によって入力部４は入力データＤ１を入力デ
ータＤ３として機能ブロック６に出力するよう設定し、
出力部７は出力部制御信号Ｓ６によって機能ブロック６
からの出力データＤ５を出力データＤ６として外部端子
Ｏ２に出力するよう設定する。これにより機能ブロック
５は切り離されて動作せず、ＬＳＩは機能ブロック６に
より動作が行なわれる。
Ｄ１として外部端子Ｉ２に加えることにより、エラー発
生時の機能ブロック５の動作を再現し、外部で確認する
ことができる。この結果、機能ブロック５の使用が不可
能と判断された場合は、外部端子Ｉ３から入出力制御用
入力信号Ｓ３を入出力制御部８に入力すると、入力部制
御信号Ｓ５によって入力部４は入力データＤ１を入力デ
ータＤ３として機能ブロック６に出力するよう設定し、
出力部７は出力部制御信号Ｓ６によって機能ブロック６
からの出力データＤ５を出力データＤ６として外部端子
Ｏ２に出力するよう設定する。これにより機能ブロック
５は切り離されて動作せず、ＬＳＩは機能ブロック６に
より動作が行なわれる。
【００１６】なお、本発明は上述した実施例に限定され
ものではなく、要旨の範囲内で種々の変形実施が可能で
ある。
ものではなく、要旨の範囲内で種々の変形実施が可能で
ある。
【００１７】
【発明の効果】以上説明したように本発明によれば、各
機能ブロックの動作状態をＲＡＭに記録できるので、各
機能ブロックの動作の確認を容易に行なえる。またエラ
ー発生時の入出力データがＲＡＭに記憶されるので、こ
のデータを基にエラー発生時の状態を再現することがで
き、集積回路内部の不具合箇所の特定を容易に行なえ
る。また各機能ブロックの入出力端子を外部入出力端子
に接続することにより、各機能ブロック単位での動作の
確認も行なえ、不具合の発生した機能ブロックを切り離
して動作できるという効果もある。したがって、本発明
は集積回路内部の不具合の解析に非常に有効である。
機能ブロックの動作状態をＲＡＭに記録できるので、各
機能ブロックの動作の確認を容易に行なえる。またエラ
ー発生時の入出力データがＲＡＭに記憶されるので、こ
のデータを基にエラー発生時の状態を再現することがで
き、集積回路内部の不具合箇所の特定を容易に行なえ
る。また各機能ブロックの入出力端子を外部入出力端子
に接続することにより、各機能ブロック単位での動作の
確認も行なえ、不具合の発生した機能ブロックを切り離
して動作できるという効果もある。したがって、本発明
は集積回路内部の不具合の解析に非常に有効である。
【図面の簡単な説明】
【図１】本発明による集積回路の一実施例を示すブロッ
ク図である。
ク図である。
１ ＬＳＩ ２ ＲＡＭ制御部 ３ ＲＡＭ ４ 入力部 ５ 機能ブロック ６ 機能ブロック ７ 出力部 ８ 入出力制御部 ９ エラー検出部 Ｓ１ ＲＡＭ制御入力信号 Ｓ２ ＲＡＭ制御信号 Ｓ３ 入出力制御入力信号 Ｓ４ ＲＡＭ制御入力信号 Ｓ５ 入力部制御信号 Ｓ６ 出力部制御信号 Ｓ７ 外部エラー入力信号 Ｓ８ エラー通知信号
Claims (2)
- 【請求項１】 内部に複数の機能ブロックを備えた集積
回路において、 各機能ブロック毎の動作状態をそれぞれ記録する動作状
態記録部と、 この動作状態記録部を制御する制御部と、 内部動作のエラーを検出し、エラーが検出されたとき、
または外部からエラー信号が入力されたときに、エラー
発生通知信号を上記制御部に出力するエラー検出部とを
内蔵し、 上記エラー発生通知信号が上記制御部に出力されるまで
は、この制御部の制御を受けて上記動作状態記録部に各
機能ブロックの動作状態を逐次記録し、上記エラー発生
通知信号が上記制御部に出力されたときは、この制御部
の制御を受けて上記動作状態記録部がエラー発生時の動
作状態の記録を保持することを特徴とする集積回路。 - 【請求項２】 各機能ブロックの入力端子を外部入力端
子に接続する入力部と、 各機能ブロックの出力端子を外部出力端子に接続する出
力部と、 上記外部入力端子が指定された機能ブロックの入力端子
に接続され、指定された機能ブロックの出力端子が上記
外部出力端子に接続されるよう上記入力部とこの出力部
とを制御する入出力制御部とを内蔵し、 外部制御入力端子からこの入出力制御部に入出力制御用
信号が入力されたときに、各機能ブロックが外部から独
立して動作できるようにするとともに、各機能ブロック
単位での切り離した動作を可能とした請求項１記載の集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238920A JPH0552912A (ja) | 1991-08-27 | 1991-08-27 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3238920A JPH0552912A (ja) | 1991-08-27 | 1991-08-27 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0552912A true JPH0552912A (ja) | 1993-03-02 |
Family
ID=17037241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3238920A Pending JPH0552912A (ja) | 1991-08-27 | 1991-08-27 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0552912A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700406B1 (ko) * | 1998-02-04 | 2007-03-28 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| KR101297484B1 (ko) * | 2013-03-25 | 2013-08-16 | 서울과학기술대학교 산학협력단 | ＳｏＣ에서의 오류 모델링 방법 |
-
1991
- 1991-08-27 JP JP3238920A patent/JPH0552912A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700406B1 (ko) * | 1998-02-04 | 2007-03-28 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| KR101297484B1 (ko) * | 2013-03-25 | 2013-08-16 | 서울과학기술대학교 산학협력단 | ＳｏＣ에서의 오류 모델링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0552912A (ja) | 集積回路 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JPH0767146A (ja) | 半導体メモリによる映像記録再生装置のメモリ診断回路 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH09311825A (ja) | Ｒｏｍ監視回路 | |
| JP2747133B2 (ja) | 故障報告回路 | |
| JP2573679B2 (ja) | 半導体記憶装置 | |
| JPS62235664A (ja) | 記憶装置 | |
| JPH05134817A (ja) | 情報処理装置 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPS6180342A (ja) | メモリ制御装置 | |
| JP2002258941A (ja) | 機器点検システム | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH01121941A (ja) | データバッファ装置 | |
| JPH0334708B2 (ja) | ||
| JPS58137197A (ja) | メモリ制御方式 | |
| JPH05257823A (ja) | 情報処理装置 | |
| JPH0684395A (ja) | 半導体記憶装置 |