JPH03202943A - 記憶装置の誤り検出方式 - Google Patents

記憶装置の誤り検出方式

Info

Publication number
JPH03202943A
JPH03202943A JP1344532A JP34453289A JPH03202943A JP H03202943 A JPH03202943 A JP H03202943A JP 1344532 A JP1344532 A JP 1344532A JP 34453289 A JP34453289 A JP 34453289A JP H03202943 A JPH03202943 A JP H03202943A
Authority
JP
Japan
Prior art keywords
circuit
read
switching
storage device
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1344532A
Other languages
English (en)
Inventor
Mitsuhiro Matsutani
松谷 光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1344532A priority Critical patent/JPH03202943A/ja
Publication of JPH03202943A publication Critical patent/JPH03202943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、二重化された記憶装置の誤り検出方式に関す
る。
〔従来の技術〕
従来、この種の記憶装置の誤り検出方式は、現用の記憶
装置で誤りが発生した場合、記憶装置から記憶データを
取り出すときに誤りを検出していた。この結果予備の記
憶装置が現用に移されて運用される。
これについて、第2図を参照して説明する。第2図は従
来の一例を示すブロック図である。第2図によれば、記
憶装置90は記憶制御共!20から読出信号路31を介
して読出信号を、切替信号路32を介して切替信号をそ
れぞれ受信し、データバス33を介してデータを出力す
る。
記憶装置90は記憶回路11、誤り検出回路12、バス
切替回路13および読出信号生戒回路91を有する。読
出信号生成回路91は読出信号および切替信号を受信し
たとき、記憶回路11へ読出信号を、またバス切替回路
13へ読出切替信号を送出する。記憶回路11は読出信
号を読出信号生成回路91から受信すると共に、指定さ
れる記憶領域の記憶データを取出し誤り検出回路12へ
送出する。誤り検出回路12は受信データを検査し誤り
を発見したとき所定の警報を発生する一方、データはバ
ス切替回路13へ転送する。バス切替回路13は読出信
号生成回路91から読出切替信号を受信したとき誤り検
出回路12から受信するデータをデータバス33へ接続
する。
切替信号は現用/予備の記憶装置に対し、書き込みの場
合は現用/予備の両者に送出されるが、読み出しの場合
は現用だけに送出される。すなわち、書き込みは現用/
予備の両者に実行されるが、読み出しは現用の記憶装置
からだけに実行される。
また、現用の記憶装置で読み出しデータに誤りを検出し
たとき、予備の記憶装置が現用に切り替わる。
〔発明が解決しようとする課題〕 上述した従来の記憶装置の誤り検出方式は現用の記憶装
置でだけ誤りを検出する構成となでいるので、記憶装置
への書き込みは現用/予備同時に書き込みを行ない、記
憶装置からの読み出しは現用の記憶装置からだけ行なう
ため、予備の記憶装置を現用に切り換えない限り読み出
しが行なわれず、予備の記憶装置において読み出し不良
が発生する可能性があっても、予備の記憶装置が現用に
切り換って読み出し不良が発生する記憶領域を読み出す
まで誤りが検出できないという問題点があった。
本発明の目的は、上記問題点を解決した記憶装置の誤り
検出方式を提供することにある。
〔課題を解決するための手段〕
本発明による記憶装置の誤り検出方式は、読出信号を入
力した記憶回路から指定された領域の記憶データを取り
出し誤り検出回路を通過させバス切替回路を介してデー
タバスへ送出する記憶装置が前記誤り検出回路で記憶回
路から取り出したデータの誤りを検出する記憶装置の誤
り検出方式において、外部からの読出信号を直接入力し
て指定され領域の記憶データを前記誤り検出回路へ送出
する記憶回路と、外部から読出信号および切替信号(デ
ータバスを記憶装置内に接続する信号)を受信たとき読
出切替信号を前記バス切替回路に出力する切替制御回路
と、この読出切替信号を受信したとき記憶回路から誤り
検出回路を介して取り出したデータをデータバスへ接続
し出力するバス切替回路とを有する。
〔作用〕
上述の手段による記憶装置は、現用/予備の如何にかか
わらず、記憶制御装置から受信する読出信号を記憶回路
へ入力し、指定された記憶領域のデータを誤り検出回路
へ出力させる構成であり、現用の記憶装置だけがバス切
替回路を介して読み出しデータをデータバスに接続する
。すなわち、データバスに出力されない予備の記憶装置
の記憶データも読み出されて誤り検出回路に入力し検査
される。
〔実施例〕
次に、本発明の記憶装置の誤り検出方式について第1図
を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図において、従来技術で説明した第2図と同一の構成
要素には同一の番号符号を付与してその説明は省略する
第1図に示すように記憶装置10は記憶制御装置20と
読出信号路31.切替信号路32.およびデータバス3
3で接続される。記憶装置10は記憶回路11.誤り検
出回路12.バス切替回路13および切替制御回路14
を有する。従って、切替制御回路14が従来のものの読
出信号生成回路(第2図)91に入れ替り、読出信号路
31の接続が相違する。
読出信号31は読み出し要求およびアドレスを含む読出
信号を記憶回路11および切替制御回路14に接続する
。記憶回路11は読出信号の受信でアドレス指定された
領域のデータを出力する。
切替信号路32は、記憶回路11をデータバス33に接
続するとき切替信号を転送する。切替制御回路14は読
出信号路31からの読出信号および切替信号路32から
の切替信号を入力してバス切替回路13へ読出切替信号
を出力する。バス切替回路13は読出切替信号を入力し
たとき誤り検出回路12からの出力データをデータバス
33へ接続する。
切替信号は従来と同様、書き込み時には現用/予備の両
者に、また読み出し時には現用の記憶装置にだけ、記憶
制御装置20から出力される。
従って、予備の記憶装置10は、読出信号だけの入力と
なり、記憶回路11から所定のデータが読み出されて誤
り検出回路12に取込まれ誤り検出されるが、切替制御
回路14が働かないのでバス切替回路13を通過できな
い。
〔発明の効果〕
以上説明したように本発明は、予備の記憶回路へ記憶制
御装置からの読出信号を直結し、データを記憶装置内に
おいて読み出しても、外部のデータバスに接続しない構
成とすることにより、現用系とのデータの競合を避ける
と共に、現用の記憶装置を読み出す時に予備の記憶装置
が現用系との同一の部分のデータを読み出し誤り検出回
路を動作させて読み出し不良を検出できる効果がある。
【図面の簡単な説明】
第1図は本発明の記憶装置の誤り検出方式の一実施例を
示すブロック図、第2図は従来の一例を示すブロック図
である。 10・・・記憶装置、11・・・記憶回路、12・・・
誤り検出回路、13・・・バス切替回路、14・・・切
替制御回路、20・・・記憶制御装置、31・・・読出
信号路、32・・・切替信号路、33・・・データバス

Claims (1)

    【特許請求の範囲】
  1.  読出信号を入力した記憶回路から指定された領域の記
    憶データを取り出し誤り検出回路を通過させバス切替回
    路を介してデータバスへ送出する記憶装置が前記誤り検
    出回路で記憶回路から取り出したデータの誤りを検出す
    る記憶装置の誤り検出方式において、外部からの読出信
    号を直接入力して指定され領域の記憶データを前記誤り
    検出回路へ送出する記憶回路と、外部から読出信号およ
    び切替信号(データバスを記憶装置内に接続する信号)
    を受信たとき読出切替信号を前記バス切替回路に出力す
    る切替制御回路と、この読出切替信号を受信したとき記
    憶回路から誤り検出回路を介して取り出したデータをデ
    ータバスへ接続し出力するバス切替回路とを有すること
    を特徴とする記憶装置の誤り検出方式。
JP1344532A 1989-12-28 1989-12-28 記憶装置の誤り検出方式 Pending JPH03202943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1344532A JPH03202943A (ja) 1989-12-28 1989-12-28 記憶装置の誤り検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1344532A JPH03202943A (ja) 1989-12-28 1989-12-28 記憶装置の誤り検出方式

Publications (1)

Publication Number Publication Date
JPH03202943A true JPH03202943A (ja) 1991-09-04

Family

ID=18370008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1344532A Pending JPH03202943A (ja) 1989-12-28 1989-12-28 記憶装置の誤り検出方式

Country Status (1)

Country Link
JP (1) JPH03202943A (ja)

Similar Documents

Publication Publication Date Title
US5742851A (en) Information processing system having function to detect fault in external bus
JPH09162782A (ja) ユニット切替装置
JPH03202943A (ja) 記憶装置の誤り検出方式
JPS63168757A (ja) バスエラ−検出方式
JPS61110243A (ja) 誤り訂正及び検出回路の診断方式
JP2946541B2 (ja) 二重化制御システム
JPH07244613A (ja) 二重化メモリ制御方法
JPH079636B2 (ja) バス診断装置
JPH06110721A (ja) メモリ制御装置
JPS59135553A (ja) 障害情報保持方式
JPS59116998A (ja) 主記憶装置の障害検知方式
JPS61134846A (ja) 電子計算機システム
JPS61150041A (ja) 二重化情報処理システム
JPH0552912A (ja) 集積回路
JPH04252344A (ja) コンピュータシステム
JPH01321539A (ja) バスコネクタ接続状態チェック回路
JPH031399A (ja) 記憶装置
JPH06119193A (ja) データ処理システム
JPH08305594A (ja) 二重化装置の制御メモリ冗長方式
JPH0830521A (ja) インタフェースチェック回路
JPH0413737B2 (ja)
JPH08305637A (ja) 記憶装置
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム
JPS6385832A (ja) パリテイチエツク方式
JPH0296855A (ja) メモリコントロール回路における故障検出方式