JPH08305594A - 二重化装置の制御メモリ冗長方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は信頼性を向上し得る二重化装置の制
御メモリ冗長方式を提供することを目的とする。 【構成】 予備系の制御装置１ｂの診断中に、現用系の
制御装置１ａのハード回路群７ａに障害が発生したもの
とすると、この障害発生が障害監視回路８ａにより検出
され、障害監視回路８ａから障害検出信号とアラームが
それぞれ発生される。ＣＰＵ１１ａに入力されたアラー
ムは、ＣＰＵ１１ｂにメイトアラームとして受信され、
ＣＰＵ１１ｂの制御に基づき制御装置１ｂの診断を中止
させる。障害検出信号が入力される外部ゲート１０の出
力信号は、コピーメモリ選択回路３を試験用メモリ回路
４の出力記憶データを選択するように切り替える。これ
により、試験用メモリ回路４に書き込まれていた制御装
置１ａの正常動作時の制御メモリ９ａの記憶データが読
み出されて、制御メモリ９ｂに書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は二重化装置の制御メモリ
冗長方式に係り、特に現用系及び予備系のそれぞれに制
御メモリを持ち、定期的に定時系構成切り替えを行う二
重化装置の制御メモリ冗長方式に関する。

【０００２】

【従来の技術】従来の制御メモリを有する二重化装置の
制御メモリ冗長方式としては、現用系及び予備系のそれ
ぞれに制御メモリを持ち、一日一回定時系構成切り替え
を行うことにより信頼性を保証している。

【０００３】定時系構成切り替え時には、予備系に自動
診断をかけ、その結果が正常終了時に現用系より制御情
報を予備系にコピーすることによって予備系を新現用系
とし、切り替えている。

【０００４】

【発明が解決しようとする課題】しかし、近年、ハード
ウェアの集積化、高密度実装化が進み装置あたりのゲー
ト数が増大する傾向にあり、集積化に伴い診断項目の多
様化、診断内容の複雑化も進み結果的に診断時間も増大
する。診断中は、予備系の制御メモリには、診断用の試
験パターン等が格納されていて、単純に現用系へ切り替
えはできない。よって、従来方式での診断時間の増大
は、予備系診断時に現用系に障害が起こった場合に切り
替え不能となり、両系ダウンとなりシステムの信頼性に
悪影響を及ぼす。

【０００５】本発明は上記の点に鑑みなされたもので、
試験用に使用する一重化の制御メモリに現用系の制御メ
モリの内容を常時書き込み、診断中かつ現用系障害時に
試験用メモリから制御情報を予備系の制御メモリにコピ
ーすることにより、信頼性を向上し得る二重化装置の制
御メモリ冗長方式を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明は上記の目的を達
成するため、それぞれ内蔵の制御メモリの制御情報に基
づいて制御動作を行い、一方が現用系として他方が予備
系として用いられる二重化された第１及び第２の制御装
置のうち予備系である第２の制御装置を診断し、診断結
果が正常であるときに現用系である第１の制御装置内の
前記制御メモリの制御情報を第２の制御装置内の制御メ
モリにコピーして第２の制御装置を現用系に定時系構成
切り替える二重化装置の制御メモリ冗長方式において、
試験時に用いられる一重化の試験用メモリ回路と、第１
及び第２の制御装置のそれぞれの内部の障害発生を監視
する第１及び第２の障害監視回路と、第１の制御装置内
の制御メモリの制御情報を試験用メモリ回路に転送して
コピーする転送手段と、第２の制御装置の診断時に第１
の障害監視回路により障害検出されたときに、第１の障
害監視回路より出力される信号に基づいて、第２の制御
装置の診断を中止して試験用メモリ回路の記憶制御情報
を第２の制御装置内の制御メモリに転送して書き込んで
第２の制御装置を現用系に切り替える切り替え手段とを
有する構成としたものである。

【０００７】

【作用】本発明では、現用系の第１の制御装置の制御メ
モリの制御情報を予め試験用メモリ回路にコピーしてお
き、予備系の第２の制御装置の診断時に、第１の制御装
置内の第１の障害監視回路により障害検出されたとき
に、第１の障害監視回路より出力される信号に基づい
て、第２の制御装置の診断を中止して試験用メモリ回路
の記憶制御情報を第２の制御装置内の制御メモリに転送
して書き込むようにしているため、第１の制御装置に障
害が発生したとしても、第２の制御装置の制御メモリに
は正常時の第１の制御装置内の制御メモリの制御情報を
書き込める。

【０００８】また、本発明での試験用メモリ回路は、第
１及び第２の制御装置が診断動作していないときで、か
つ、ホットスタンバイ状態のときに、試験回路により試
験用として用いられる、既存の試験用メモリ回路である
ため、定時系構成切り替え専用のメモリ回路を不要にで
きる。

【０００９】

【実施例】次に、本発明の実施例について図面と共に説
明する。図１は本発明になる制御メモリ冗長方式の一実
施例の構成図を示す。本実施例は、二重化の制御装置１
ａ及び１ｂと、アクト指示回路２、コピーメモリ選択回
路３、試験用メモリ回路４、書き込み制御メモリ選択回
路５、試験回路６、外部ゲート１０、中央処理装置（Ｃ
ＰＵ）１１ａ、１１ｂ、インバータ１２及びバッファ１
３からなる。

【００１０】制御装置１ａ、１ｂはハード回路群７ａ、
７ｂ、障害監視回路８ａ、８ｂ及び制御メモリ９ａ、９
ｂから構成されている。なお、実際には制御装置１ａか
ら制御装置１ｂ方向への外部ゲート１０、コピーメモリ
選択回路３及びバッファ１３などに相当する回路部が、
制御装置１ｂから制御装置１ａ方向にも更に設けられて
いるが、図示は省略してある。

【００１１】一重化の試験用メモリ回路４は、本来、試
験回路６による試験の際に用いられるものであるが、試
験は常時行われるものではなく、その使用頻度は低い。
そこで、本実施例はこの試験用メモリ回路４を利用し
て、現用系の制御メモリの制御情報を常時書き込むもの
である。ここで、本実施例では、制御装置１ａが現用系
（アクト）、制御装置１ｂが予備系（スタンバイ）であ
るものとする。この場合、アクト指示回路２の出力は”
１”とされる。

【００１２】このアクト指示回路２の出力は、インバー
タ１２により反転されて”０”とされて書き込み制御メ
モリ選択回路５に供給され、この書き込み制御メモリ選
択回路５に入力される制御メモリ９ａ及び９ｂの各記憶
データのうち、制御メモリ９ａの記憶データを選択して
試験用メモリ回路４に供給するように制御している。こ
れにより、予備系の制御装置１ｂの診断が開始されるま
での通常状態では、制御メモリ９ａの記憶データが書き
込み制御メモリ選択回路５を介して試験用メモリ回路４
に常時書き込まれている。また、アクト指示回路２の出
力によりバッファ１３はオンとされ、かつ、コピーメモ
リ選択回路３は制御メモリ９ａの出力データを選択する
状態とされている。

【００１３】次に、かかる実施例の定時系構成切り替え
時の動作について図２のフローチャートを併せ参照して
説明する。定時系構成切り替え時には、予備系の制御装
置１ｂの診断がＣＰＵ１１ｂの制御の下に制御メモリ９
ｂに試験パターンを書き込んで行われる（ステップ２
１）。この診断中に現用系の制御装置１ａの障害発生が
障害監視回路８ａにより監視されている（ステップ２
２）。

【００１４】障害が発生することなく診断が正常終了し
たことがＣＰＵ１１ａ及び１１ｂにより確認されると
（ステップ２３）、予備系の制御装置１ｂ内の制御メモ
リ９ｂに、現用系の制御メモリ９ａの記憶データをコピ
ーメモリ選択回路３を介してコピーした後（ステップ２
４）、現用系を制御装置１ａから制御装置１ｂへ切り替
える（ステップ２５）。

【００１５】一方、予備系の制御装置１ｂの診断中に、
現用系の制御装置１ａのハード回路群７ａに障害が発生
したものとすると、この障害発生が障害監視回路８ａに
より検出され（ステップ２２）、障害監視回路８ａから
障害検出信号とアラームがそれぞれ発生され（ステップ
２６）、障害検出信号は外部ゲート１０に供給され、そ
の出力信号の論理値を反転させ、アラームはＣＰＵ１１
ａに入力される。

【００１６】障害監視回路８ａからＣＰＵ１１ａに入力
された前記アラームは、ＣＰＵ１１ａからＣＰＵ１１ｂ
にメイトアラームとして受信され、ＣＰＵ１１ｂの制御
に基づき制御装置１ｂの診断を中止させる（ステップ２
７）。

【００１７】一方、外部ゲート１０の出力信号は、コピ
ーメモリ選択回路３にセレクト信号として印加されてお
り、上記の障害検出時の論理値の反転により、コピーメ
モリ選択回路３を制御メモリ９ａの出力記憶データから
試験用メモリ回路４の出力記憶データを選択するように
切り替える。

【００１８】これにより、予備系の制御装置１ｂの診断
中のハード回路群７ａの障害発生時には、診断開始前ま
で試験用メモリ回路４に書き込まれていた制御装置１ａ
の正常動作時の制御メモリ９ａの記憶データ（制御情
報）が読み出されて、コピーメモリ選択回路３及びバッ
ファ１３を介して制御メモリ９ｂに診断中止後に書き込
まれる（コピーされる）（ステップ２８）。

【００１９】その後、制御装置１ｂの制御メモリ９ｂに
は直前まで現用系であった制御装置１ａの制御メモリ９
ａの制御情報が正常に書き込まれているので、制御装置
１ｂは予備系から現用系へ切り替えられる（ステップ２
５）。これにより、サービスが続行される。制御装置１
ｂの現用系への切り替えに伴い、アクト指示回路２の出
力信号の論理は”０”に切り替えられ、また、バッファ
１３がオフとされる。

【００２０】このように、本実施例によれば、予備系の
制御装置１ｂの診断中に、現用系の制御装置１ａのハー
ド回路群７ａなどに障害が発生した場合でも、現用系の
制御装置１ａの制御メモリ９ａの制御情報が正常に制御
メモリ９ｂに書き込めるので、制御装置１ｂを予備系か
ら現用系へ切り替えることができる。

【００２１】なお、制御装置１ａ及び１ｂの診断中以外
の時で、かつ、制御装置１ａ、１ｂがホットスタンバイ
の時にのみ試験用メモリ回路４内にある選択論理は、試
験回路６を選択し、試験用として用いられる。試験は、
診断と異なり、二重線の地絡その他の障害発生後に障害
原因を検出するためや、工事後に正常に動作するかを確
認するために外部との間で行う。

【００２２】

【発明の効果】以上説明したように、本発明によれば、
現用系の第１の制御装置の制御メモリの制御情報を予め
試験用メモリ回路にコピーしておき、予備系の第２の制
御装置の診断時に第１の制御装置が障害検出されたとき
は、第２の制御装置の診断を中止して試験用メモリ回路
の記憶制御情報を第２の制御装置内の制御メモリに転送
して書き込み、第２の制御装置の制御メモリに正常時の
第１の制御装置内の制御メモリの制御情報を書き込める
ようにしたため、予備系の第２の制御装置の診断中に、
現用系の第１の制御装置に障害が発生しても予備系の第
２の制御装置を新たな現用系へ切り替えることができ、
従来よりも信頼性を向上できる。

【００２３】また、本発明によれば、使用頻度の低い既
存の試験用メモリ回路を利用することにより、定時系構
成切り替え専用のメモリ回路を不要にしたため、予備系
の第２の制御装置の診断中に、現用系の第１の制御装置
に障害が発生しても予備系の第２の制御装置を現用系へ
切り替えるための回路の追加を最小限に抑えることがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の動作説明用フローチャートである。

【符号の説明】

１ａ、１ｂ 制御装置 ２ アクト指示回路 ３ コピーメモリ選択回路 ４ 試験用メモリ回路 ５ 書き込み制御メモリ選択回路 ６ 試験回路 ７ａ、７ｂ ハード回路群 ８ａ、８ｂ 障害監視回路 ９ａ、９ｂ 制御メモリ １１ａ、１１ｂ 中央処理装置（ＣＰＵ）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 それぞれ内蔵の制御メモリの制御情報に
   基づいて制御動作を行い、一方が現用系として他方が予
   備系として用いられる二重化された第１及び第２の制御
   装置のうち予備系である第２の制御装置を診断し、診断
   結果が正常であるときに現用系である第１の制御装置内
   の前記制御メモリの制御情報を前記第２の制御装置内の
   前記制御メモリにコピーして前記第２の制御装置を現用
   系に定時系構成切り替える二重化装置の制御メモリ冗長
   方式において、 試験時に用いられる一重化の試験用メモリ回路と、 前記第１及び第２の制御装置のそれぞれの内部の障害発
   生を監視する第１及び第２の障害監視回路と、 前記第１の制御装置内の制御メモリの制御情報を前記試
   験用メモリ回路に転送してコピーする転送手段と、 前記第２の制御装置の診断時に前記第１の障害監視回路
   により障害検出されたときに、該第１の障害監視回路よ
   り出力される信号に基づいて、前記第２の制御装置の診
   断を中止して前記試験用メモリ回路の記憶制御情報を該
   第２の制御装置内の制御メモリに転送して書き込んで該
   第２の制御装置を現用系に切り替える切り替え手段とを
   有することを特徴とする二重化装置の制御メモリ冗長方
   式
2. 【請求項２】 前記試験用メモリ回路は、前記第１及び
   第２の制御装置が診断動作していない時で、かつ、ホッ
   トスタンバイ状態のときに、試験回路により試験用とし
   て用いられる、既存の試験用メモリ回路であることを特
   徴とする請求項１記載の二重化装置の制御メモリ冗長方
   式。