JPS6256538B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、予備ユニツトを具備した装置におい
て予備ユニツトの正常性を監視できるようにした
予備ユニツトの監視方式に関するものである。

情報処理装置の信頼度を向上させるため、装
置、回路、部品などの単位で予備ユニツトを設
け、通常系において故障が検出された場合、予備
ユニツトに切換えることは公知である。第１図は
代替メモリ素子を有する記憶装置の従来例を示す
ものであつて、１―１ないし１―ｎは通常系メモ
リ素子、２は代替メモリ素子、３はセレクタ、４
―１ないし４―ｎもセレクタ、５―１ないし５―
ｎは入力信号、６―１ないし６―ｎは切換制御信
号、７―１ないし７―ｎは通常系メモリ素子１―
１ないし１―ｎからの出力信号、８は代替メモリ
素子２からの出力信号、９―１ないし９―ｎはセ
レクタ４―１ないし４―ｎからの各出力信号をそ
れぞれ示している。

通常系メモリ素子１―１ないし１―ｎの全てが
正常の場合には、入力信号５―１，５―２，５―
１３，……，５―ｎは対応する通常系メモリ素子
１―１，１―２，１―３，……，１―ｎに書込ま
れ、各通常系メモリ素子１―１，１―２，１―３
……１―ｎからの読取データ・ビツトは出力信号
９―１，９―２，９―３，……，９―ｎとして外
部に送出される。出力信号９―１，９―２，９―
３，……，９―ｎよりなる読取データは、例えば
ECC回路によりエラー検出・訂正が行われる。
なお通常系メモリ素子１―１ないし１―ｎが全て
正常な場合、切換制御信号６―１ないし６―ｎは
全て「０」である。ECCチエツクの結果、例え
ば読取データ中の第ｎビツトにエラーが存在する
ことが検出されると、切換制御信号６―ｎが
「１」とされ、通常なメモリ素子１―ｎの代りに
代替メモリ素子２が使用される。

ところで、第１図に示した記憶装置において
は、通常系にて動作している場合（即ち切換制御
信号６―１ないし６―ｎが活性化されていない場
合）には、代替メモリ素子２の正常性がチエツク
されていないので、通常系において故障が発生し
て代替メモリ素子２に切替えられる時点において
代替メモリ素子２の正常性の保障がないという欠
点が存在する。

本発明は、上記の欠点を除去するものであつ
て、複数のユニツトをもつ通常系と、上記ユニツ
トの代替をする予備ユニツトとを有する装置にお
いて、上記予備ユニツトの正常性をチエツクでき
るようにした予備ユニツトの監視方式を提供する
ことを目的としている。そしてそのため、本発明
の予備ユニツトの監視方式は、 ｎ個の通常系ユニツト（１―１ないし１―ｎ）
と、 ｎ個の入力信号線（５―１ないし５―ｎ）と、 ｎ個のセレクタ（４―１ないし４―ｎ）と、 切換制御信号に基づいてｎ個の入力信号線（５
―１ないし５―ｎ）の内の１個を選択し、選択さ
れた入力信号線上の信号を出力するセレクタ３
と、 セレクタ３の出力が入力される予備ユニツト２
と、 ｎ個のセレクタ（４―１ないし４―ｎ）の出力
側に設置された誤り検出手段と を具備し、 第ｉ（ｉ＝１、２、…、ｎ）番目の入力信号が
第ｉ番目の通常系ユニツト１―ｉに入力され、 第ｉ番目のセレクタ４―ｉには第ｉ番目の通常
系ユニツト１―ｉの出力と予備ユニツト２の出力
とが入力され、第ｉ番目のセレクタ４―ｉが切換
制御信号に基づいてその内の１個を選択し、 誤り検出手段によつてｎ個のセレクタ（４―１
ないし４―ｎ）から出力される出力信号の内の何
れかが誤つているかを検出できる ように構成されたシステムにおいて、 セレクタ３に対する切換制御信号（６―１ない
し６―ｎ）と、ｎ個のセレクタ（４―１ないし４
―ｎ）に対する切換制御信号（６′―１ないし
６′―ｎ）とを別々のものとすると共に、 予備ユニツト２の出力と第ｊ番目の通常系ユニ
ツト１―ｊの出力とが入力される比較手段１０を
設置した ことを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。

第２図は本発明の１実施例のブロツク図であつ
て６′―１ないし６′―ｎは切換制御信号、１０は
排他的論理和回路、１１は排他的論理和回路の出
力信号をそれぞれ示している。なお、第１図と同
一符号は同一物を示している。

第２図の装置は第１図の装置と同一の部分が多
いので、相違する部分のみを説明する。代替メモ
リ素子２の出力８は、セレクタ４―１ないし４―
ｎにそれぞれ入力されるばかりでなく、排他的論
理和回路１０にも入力される。一方、通常系メモ
リ素子１―１ないし１―ｎのうちの任意の通常系
メモリ素子として通常系メモリ素子１―ｎの出力
信号７―ｎが排他的論理和回路１０に入力され
る。また、第２図においては、切換制御信号がセ
レクタ３に入力される信号６―１ないし６―ｎ
と、セレクタ４―１ないし４―ｎに入力される信
号６′―１ないし６′―ｎに分離されている。

第２図の記憶装置が通常系にて動作している場
合の動作は次の通りである。通常系で動作してい
るとき、切換制御信号６―１ないし６―ｎのうち
切換制御信号６―ｎのみが「１」とされている。
切換制御信号６′―１ないし６′―ｎは全て「０」
とされている。切換制御信号６―ｎを「１」とす
ることによつて、入力信号５―ｎが通常メモリ素
子１―ｎと代替メモリ素子２に書込まれる。記憶
装置をリードする場合、代替メモリ素子２も同時
にリード・アクセスされ、排他的論理和回路１０
において通常系メモリ素子１―ｎの出力７―ｎと
代替メモリ素子２の出力８とが比較される。通常
系メモリ素子の正常性がECCチエツクなどで確
められたとき、排他的論理和回路１０の出力１１
が論理「１」であると、代替メモリ素子２が故障
であり、出力１１が論理「０」であると、代替メ
モリ素子２が正常であると判断される。

通常系メモリ素子１―１ないし１―ｎのうちの
或るメモリ素子、例えば通常系メモリ素子１―１
に故障が発生したことがECCチエツクなどで検
出されると、切換制御信号６―１ないし６―ｎの
うち切換制御信号６―１を「１」とし、他の切換
制御信号６―２ないし６―ｎは「０」とされ、同
様に切換制御信号６′―１が「１」とされ、他の
切換制御信号６′―２ないし６′―ｎは「０」とさ
れる。

以上の説明から明らかなように、本発明によれ
ば、通常系にて動作しているときに、やがて代替
をするであろう予備ユニツトを常時監視できるの
で、切換時に予備ユニツトの故障で装置が動作不
能となるという事態を回避することが出来る。な
お、本発明を代替メモリ素子をもつ記憶装置を例
として説明したが、本発明を通常系ユニツトと予
備ユニツトを有する一般の装置に適用できること
は、当業者にとつて明らかであろう。

【図面の簡単な説明】

第１図は代替メモリ素子を有する記憶装置の従
来例のブロツク図、第２図は本発明の１実施例の
ブロツク図である。 １―１ないし１―ｎ…通常系メモリ素子、２…
代替メモリ素子、３…セレクタ、４―１ないし４
―ｎ…セレクタ、５―１ないし５―ｎ…入力信
号、６―１ないし６―ｎ…切換制御信号、７―１
ないし７―ｎ…通常系メモリ素子１―１ないし１
―ｎからの出力信号、８…代替メモリ素子２から
の出力信号、９―１ないし９―ｎ…セレクタ４―
１ないし４―ｎからの各出力信号、６′―１ない
し６′―ｎ…切換制御信号、１０…排他的論理和
回路、１１…排他的論理和回路の出力信号。

Claims (1)

1. 【特許請求の範囲】 １ ｎ個の通常系ユニツト１―１ないし１―ｎ
   と、 ｎ個の入力信号線（５―１ないし５―ｎ）と、 ｎ個のセレクタ（４―１ないし４―ｎ）と、 切換制御信号に基づいてｎ個の入力信号線（５
   ―１ないし５―ｎ）の内の１個を選択し、選択さ
   れた入力信号線上の信号を出力するセレクタ３
   と、 セレクタ３の出力が入力される予備ユニツト２
   と、 ｎ個のセレクタ（４―１ないし４―ｎ）の出力
   側に設置された誤り検出手段と を具備し、 第ｉ（ｉ＝１、２、…、ｎ）番目の入力信号が
   第ｉ番目の通常系ユニツト１―ｉに入力され、 第ｉ番目のセレクタ４―ｉには第ｉ番目の通常
   系ユニツト１―ｉの出力と予備ユニツト２の出力
   とが入力され、第ｉ番目のセレクタ４―ｉが切換
   制御信号に基づいてその内の１個を選択し、 誤り検出手段によつてｎ個のセレクタ（４―１
   ないし４―ｎ）から出力される出力信号の内の何
   れが誤つているかを検出できる ように構成されたシステムにおいて、 セレクタ３に対する切換制御信号（６―１ない
   し６―ｎ）と、ｎ個のセレクタ（４―１ないし４
   ―ｎ）に対する切換制御信号（６′―１ないし
   ６′―ｎ）とを別々のものとすると共に、 予備ユニツト２の出力と第ｊ番目の通常系ユニ
   ツト１―ｊの出力とが入力される比較手段１０を
   設置した ことを特徴とする予備ユニツトの監視方式。