JPH07271626A - ディジタル制御システム - Google Patents

ディジタル制御システム

Info

Publication number
JPH07271626A
JPH07271626A JP6056481A JP5648194A JPH07271626A JP H07271626 A JPH07271626 A JP H07271626A JP 6056481 A JP6056481 A JP 6056481A JP 5648194 A JP5648194 A JP 5648194A JP H07271626 A JPH07271626 A JP H07271626A
Authority
JP
Japan
Prior art keywords
control
control device
common storage
storage device
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6056481A
Other languages
English (en)
Inventor
Kenji Kojima
健治 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6056481A priority Critical patent/JPH07271626A/ja
Publication of JPH07271626A publication Critical patent/JPH07271626A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】 【目的】無用な制御実施権の移行を防止すると共に、冗
長化された制御装置が制御停止となる事態を回避するこ
とにある。 【構成】第1の制御装置および第2の制御装置と、これ
ら第1および第2の制御装置が共用する共通記憶装置と
を備えたディジタル制御システムにおいて、前記第1の
制御装置1および第2の制御装置2はそれぞれ自己の状
態を診断すると共に前記共通記憶装置3との関係を診断
してその診断結果を互いに伝送し合う診断機能を有し、
第1の制御装置1が制御実施権を持ち、第2の制御装置
2が待機状態にあるとき、第1の制御措置1の診断機能
により共通記憶装置3の故障、またはデータの読書きが
不可能であると判定され、且つ第2の制御装置2と共通
記憶装置3との関係が正常であると判定されると、第1
の制御装置1の制御実施権を放棄し、第2の制御装置2
の制御を開始するようにしたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プロセスを制御する冗
長化された制御装置を備えたディジタル制御システムに
関する。
【0002】
【従来の技術】待機冗長形態を有するディジタル制御シ
ステムにおいて、制御実施権を有する制御装置から、待
機状態にある制御装置へその制御実施権を移行させる条
件は種々考えられている。
【0003】この制御実施権を移行させる条件として
は、 (1)制御実施権を有する制御装置のCPUの故障 (2)制御実施権を有する制御装置の主記憶装置の故障 (3)制御実施権を有する制御装置が使用する周辺機器
のうち、重要なものの故障 (4)制御実施権を有する制御装置と待機状態にある制
御装置とが共有する例えば共通記憶装置の故障 等がある。
【0004】上記各項は主たる条件であるが、この中で
(4)項の共通する装置の故障は冗長系の中で両制御装
置の間の情報の受渡しを行う装置であることと、双方が
使用する共通の設備という意味で特徴がある。
【0005】ここで、共通記憶装置を例に取ると、 A)両制御装置間の情報の橋渡し役としては、とにかく
最新の情報を書込んだ状態で制御実施権を移行できるこ
とが必要である。
【0006】すなわち、いま仮に第1の制御装置から第
2の制御装置に制御実施権が移るものとすれば、切替わ
る直前に第1の制御装置が共通記憶装置に書込んだ情報
を第2の制御装置が引継いで制御を開始することで、情
報の継続性が維持できる。
【0007】冗長系を組んだシステムとしては、複数の
制御装置があっても故障のない1台の制御装置が動作し
ているのと同等な状態を保つことが本来の冗長化であ
る。すなわち、制御に使用される情報の継続性が重要で
ある。 B)ディジタル制御装置は、基本的に情報の収集をサン
プリング方式(定周期毎に行う方式)により行なわれ
る。従って、共通記憶装置としては、第1の制御装置お
よび第2の制御装置の何ずれにより書込んだとしても、
情報収集の定周期性と、欠落があった場合の最終値の新
鮮度が重要である。
【0008】このように冗長化の切替えをスムーズに行
うということは、情報の欠落が全くない(完全継承)
か、欠落があっても引継がれた最終値が制御的には十分
使用できる新鮮度を持っている(近似完全継承)かのど
ちらかである。
【0009】一方、冗長化されたシステムで制御実施権
を持つ第1の制御装置がその制御実施権を自ら放棄して
第2の制御装置側に切替えるときには、次の条件が重要
になってくる。 情報が完全継承されるように不具合の発生の検知後、
できるだけ早く切替わる処置(降格)を実施すること。
この場合、タイミングを失してはならない。 待機系の第2の制御装置が制御実施権を有した後は、
第1の制御装置が持っていた不具合(この場合は共有記
憶装置の故障)が消滅しなければならない。
【0010】すなわち、システム全体として、切替わり
が実施される前後で機能が改善されることが重要であ
る。しかし、この場合、上記例に上げた装置が第1の制
御装置および第2の制御装置の共通装置であることに注
目すると、第1の制御装置側で「故障」と判定された装
置が第2の制御装置側で正常に動作する確率は低い。
【0011】
【発明が解決しようとする課題】そこで、従来のディジ
タル制御システムにおいては、制御実施権を第1の制御
装置から第2の制御装置に移行させて見て、第2の制御
装置側でもやはり共通記憶装置に不具合があればシステ
ムを停止させ、また再度第2の制御装置から第1の制御
装置に移行させるかのいずれかの方法をとっているのが
現状である。
【0012】しかし、システムを停止させた場合は勿
論、第2の制御装置から第1の制御装置に移行させて
も、また第1の制御装置から第2の制御装置に移行され
てしまういわゆるキャッチボール状態となり、プロセス
制御に支障をきたしてしまう。
【0013】本発明は上記のような事情に鑑みなされた
もので、その目的は無用な制御実施権の移行を防止する
と共に、第1および第2の制御装置とも制御停止となる
事態を回避することができるディジタル制御システムを
提供することにある。
【0014】
【課題を解決するための手段】本発明は上記の目的を達
成するため、次のような手段によりディジタル制御シス
テムを構成するものである。請求項1に対応する発明
は、第1の制御装置および第2の制御装置と、これら第
1および第2の制御装置が共用する共通記憶装置とを備
えたディジタル制御システムにおいて、前記第1の制御
装置および第2の制御装置はそれぞれ自己の状態を診断
すると共に前記共通記憶装置との関係を診断してその診
断結果を互いに伝送し合う診断機能を有し、前記第1の
制御装置が制御実施権を持ち、前記第2の制御装置が待
機状態にあるとき、前記第1の制御装置の診断機能によ
り前記共通記憶装置の故障、またはデータの読書きが不
可能であると判定され、且つ前記第2の制御装置と前記
共通記憶装置との関係が正常であると判定されると、前
記第1の制御装置の制御実施権を放棄し、前記第2の制
御装置の制御を開始するようにする。
【0015】請求項2に対応する発明は、第1の制御装
置および第2の制御装置と、これら第1および第2の制
御装置が共用する共通記憶装置とを備えたディジタル制
御システムにおいて、前記第1の制御装置および第2の
制御装置はそれぞれ自己の状態を診断すると共に前記共
通記憶装置との関係を診断してその診断結果を互いに伝
送し合う診断機能を有し、前記第1の制御装置が制御実
施権を持ち、前記第2の制御装置が待機状態にあると
き、それぞれの診断機能により診断された相互診断信号
から第2の制御装置と前記共通記憶装置との関係が異常
であると判定されると前記第1の制御装置に制御実施権
を持たせたまま前記共通記憶装置に関する機能を縮小し
て制御を継続させるようにしたものである。
【0016】
【作用】請求項1に対応する発明のディジタル制御シス
テムにあっては、第1の制御装置の診断機能により前記
共通記憶装置の故障、またはデータの読書きが不可能な
場合、第2の制御装置と前記共通記憶装置との関係が正
常であれば、第1の制御装置は制御権を放棄し、第2の
制御装置は制御を開始するので、システムが制御停止と
なる事態を回避できる。
【0017】また、請求項2に対応する発明のディジタ
ル制御システムにあっては、第1の制御装置および前記
第2の制御装置の診断機能によりそれぞれ診断された相
互診断信号により第2の制御装置と共通記憶装置との関
係が異常であると判定されると第1の制御装置に制御実
施権を持たせたまま共通記憶装置に関する機能を縮小し
て制御を継続するので、システムが制御停止となる事態
を回避できると共に、両制御装置間で制御実施権がいわ
ゆるキャッチボール状態とならないので、プロセス制御
に支障をきたすことがなくなる。
【0018】
【実施例】以下本発明の一実施例を図面を参照して説明
する。図1は本発明によるディジタル制御システムの構
成例を示すブロック図である。図1において、1は第1
の制御装置、2は第2の制御装置で、これら第1および
第2の制御装置1,2はプロセスの制御に関して共通な
データが記憶される共通記憶装置3からデータの読出し
や、データの書込みを読書きルート4を通して行えるよ
うになっている。
【0019】また、これら第1の制御装置1および第2
の記憶装置2には自己の状態を診断すると共に、共通記
憶装置3との関係を診断し、その診断信号5を互いに制
御装置相互間で伝送し合う診断回路6がそれぞれ設けら
れている。
【0020】この診断回路7は、共通記憶装置3が故障
しているかどうか、データの読書きができるかどうかを
判定する判定機能を有し、その判定結果に応じて第1の
制御装置1の制御権を放棄させたり、第2の制御装置2
の制御を開始したり、あるいは第1の制御装置1に制御
実施権を持たせた状態で共通記憶装置1に関する機能を
縮小して制御させたりするものである。
【0021】次に上記のように構成されたディジタル制
御システムの作用を述べる。いま、第1の制御装置1が
その制御実施権によりプロセス制御が実施され、このと
き第2の制御装置2が待機状態にあるものとする。
【0022】このような状態にあるとき、第1の制御装
置1の診断回路6により診断された診断信号が第2の制
御装置2に伝送され、また第2の制御装置2側の診断信
号が第1の制御装置1に伝送され、第1および第2の制
御装置1,2が共に正常であれば、制御実施権のある第
1の制御装置1がプロセス制御を実行する。また、第2
の制御装置2と共通記憶装置3との間の読書きルート4
または共通記憶装置3が故障している場合にも第1の制
御装置1がプロセス制御を実行する。
【0023】さらに、第1の制御装置1と共通記憶装置
3との間の読書きルート4または共通記憶装置3に故障
が発生した場合、第1の制御装置1の診断回路6が待機
中の第2の制御装置2側が全て正常であると判定する
と、制御実施権を第2の制御装置2に移行する。
【0024】また、第2の制御装置2側に共通記憶装置
3との間の読書ルート4または共通記憶装置3に関する
故障が発生していると判定すると、第2の制御装置2に
制御実施権を移行せずに、第1の制御装置1が共通記憶
装置3に関連する機能を縮小させてそのまま制御を続行
させる。
【0025】このような処置を施すシステム構成とする
ことにより、無用な制御実施権の移行を防止することが
できる。これは第2の制御装置2がプロセス制御を実施
し、第1の制御装置1が待機中の状態にある場合でも前
述と同様に適用できるので、共通記憶装置3が故障の場
合に第1の制御装置1と第2の制御装置2が互いに制御
権を移行させていわゆるキャッチボール状態になること
も防止できる。
【0026】なお、上記実施例では第1の制御装置1お
よび第2の制御装置2が共用する装置として共通記憶装
置3の場合を例に説明したが、共用のプリンタやハード
コピー等計算機の周辺装置についても前述同様に適用す
ることができる。また、汎用計算機の冗長化にも応用す
ることができる。
【0027】
【発明の効果】以上述べたように本発明によれば、無用
な制御実施権の移行を防止すると共に、第1および第2
の制御装置とも制御停止となる事態を回避することがで
きるディジタル制御システムを提供できる。
【図面の簡単な説明】
【図1】本発明によるディジタル制御システムの一実施
例を示すブロック構成図。
【符号の説明】
1……第1の制御装置、2……第2の制御装置、3……
共通記憶装置、4……読書きルート、5……診断信号、
6……診断回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1の制御装置および第2の制御装置
    と、これら第1および第2の制御装置が共用する共通記
    憶装置とを備えたディジタル制御システムにおいて、 前記第1の制御装置および第2の制御装置はそれぞれ自
    己の状態を診断すると共に前記共通記憶装置との関係を
    診断してその診断結果を互いに伝送し合う診断機能を有
    し、 前記第1の制御装置が制御実施権を持ち、前記第2の制
    御装置が待機状態にあるとき、前記第1の制御措置の診
    断機能により前記共通記憶装置の故障、またはデータの
    読書きが不可能であると判定され、且つ前記第2の制御
    装置と前記共通記憶装置との関係が正常であると判定さ
    れると、前記第1の制御装置の制御実施権を放棄し、前
    記第2の制御装置の制御を開始するようにしたことを特
    徴とするディジタル制御システム。
  2. 【請求項2】 第1の制御装置および第2の制御装置
    と、これら第1および第2の制御装置が共用する共通記
    憶装置とを備えたディジタル制御システムにおいて、 前記第1の制御装置および第2の制御装置はそれぞれ自
    己の状態を診断すると共に前記共通記憶装置との関係を
    診断してその診断結果を互いに伝送し合う診断機能を有
    し、 前記第1の制御装置が制御実施権を持ち、前記第2の制
    御装置が待機状態にあるとき、それぞれの診断機能によ
    り診断された相互診断信号から第2の制御装置と前記共
    通記憶装置との関係が異常であると判定されると前記第
    1の制御装置に制御実施権を持たせたまま前記共通記憶
    装置に関する機能を縮小させて制御を継続させることを
    特徴とするディジタル制御システム。
JP6056481A 1994-03-28 1994-03-28 ディジタル制御システム Pending JPH07271626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6056481A JPH07271626A (ja) 1994-03-28 1994-03-28 ディジタル制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6056481A JPH07271626A (ja) 1994-03-28 1994-03-28 ディジタル制御システム

Publications (1)

Publication Number Publication Date
JPH07271626A true JPH07271626A (ja) 1995-10-20

Family

ID=13028296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6056481A Pending JPH07271626A (ja) 1994-03-28 1994-03-28 ディジタル制御システム

Country Status (1)

Country Link
JP (1) JPH07271626A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008120352A1 (ja) * 2007-03-29 2010-07-15 富士通株式会社 情報処理装置、エラー処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008120352A1 (ja) * 2007-03-29 2010-07-15 富士通株式会社 情報処理装置、エラー処理方法
JP4629793B2 (ja) * 2007-03-29 2011-02-09 富士通株式会社 情報処理装置、エラー処理方法

Similar Documents

Publication Publication Date Title
JP2001060160A (ja) 制御装置のcpu二重化システム
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
JPH07271626A (ja) ディジタル制御システム
JPS6119061B2 (ja)
JP4161266B2 (ja) 高速二重系制御装置
JPS6256538B2 (ja)
JPS6112580B2 (ja)
JP2946541B2 (ja) 二重化制御システム
JPS60134352A (ja) 二重化バス制御装置
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JP2600614B2 (ja) 障害情報収集可能な交換システム
JPH08305594A (ja) 二重化装置の制御メモリ冗長方式
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPS5816493B2 (ja) マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式
JPS5918741B2 (ja) 自動診断方式
JPH02173852A (ja) バス診断装置
JPH02284247A (ja) 共用メモリのアクセス切り替え方式およびそれを用いた制御システム
JP3012402B2 (ja) 情報処理システム
JP2549849B2 (ja) 多重化メモリ装置
JPH0152774B2 (ja)
JPH10124338A (ja) 並列処理装置
JPS60251443A (ja) プログラマブルコントロ−ラのバツクアツプ装置
JPH0251950A (ja) 電子交換機二重化方式
JPH0418743B2 (ja)
JPH01209564A (ja) 情報処理装置