JPS5816493B2 - マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 - Google Patents
マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式Info
- Publication number
- JPS5816493B2 JPS5816493B2 JP55047020A JP4702080A JPS5816493B2 JP S5816493 B2 JPS5816493 B2 JP S5816493B2 JP 55047020 A JP55047020 A JP 55047020A JP 4702080 A JP4702080 A JP 4702080A JP S5816493 B2 JPS5816493 B2 JP S5816493B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- line
- central processing
- processing unit
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、マルチプロセッサ処理システムにおけろハン
グ・アップ解除処理方式、特に複数台の中央処理装置系
が複数群の周辺装置系を共用するマルチプロセッサ処理
システムにおいて、少なくとも周辺装置系母線に対応し
て当該母線の内容を監視する母線異常監視装置をもうけ
、情報線やアドレス線における異常検出時に周辺装置系
母線上の装置を強制的にエラー終結せしめるようにして
、周辺装置系母線上の装置を中央処理装置が識別しハン
グ・アップ状態を解除するようにしたマルチプロセッサ
処理システムにおけるハング・アップ解除処理方式に関
するものである。
グ・アップ解除処理方式、特に複数台の中央処理装置系
が複数群の周辺装置系を共用するマルチプロセッサ処理
システムにおいて、少なくとも周辺装置系母線に対応し
て当該母線の内容を監視する母線異常監視装置をもうけ
、情報線やアドレス線における異常検出時に周辺装置系
母線上の装置を強制的にエラー終結せしめるようにして
、周辺装置系母線上の装置を中央処理装置が識別しハン
グ・アップ状態を解除するようにしたマルチプロセッサ
処理システムにおけるハング・アップ解除処理方式に関
するものである。
データ処理システムの信頼性や処理能力を向上させるた
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、１つの中央処理装置系のダウン時にも他
の中央処理系によってバンク・アップできるようにし、
あるいは複数台の中央処理装置系による並列処理を行な
い得るようにすることが行なわれている。
めに、複数台の中央処理装置系と複数群の周辺装置系と
を組合わせて、１つの中央処理装置系のダウン時にも他
の中央処理系によってバンク・アップできるようにし、
あるいは複数台の中央処理装置系による並列処理を行な
い得るようにすることが行なわれている。
このようなシステム構成の場合、１つの中央処理装置系
母線と１つの周辺装置系母線とが切換装置のオンによっ
て連繋されて処理が実行される。
母線と１つの周辺装置系母線とが切換装置のオンによっ
て連繋されて処理が実行される。
しかし、このようなシステムにおいて、今１つの中央処
理装置系＃Ａが２つの周辺装置系母線＃ａと＃ｂとを共
に連繋して処理を実行している状態のもとで、何んらか
の原因によって、例えば＃ａ周辺装置系母線においてシ
ーケンス異常が発生して仮にハング・アップ状態になっ
たとすると、＃ｂ周辺装置系母線においてもこの影響が
波及されることとなる。
理装置系＃Ａが２つの周辺装置系母線＃ａと＃ｂとを共
に連繋して処理を実行している状態のもとで、何んらか
の原因によって、例えば＃ａ周辺装置系母線においてシ
ーケンス異常が発生して仮にハング・アップ状態になっ
たとすると、＃ｂ周辺装置系母線においてもこの影響が
波及されることとなる。
そして、このようなシーケンス異常を検出して対処すべ
（、各周辺装置系母線に対応して母線異常監視装置をも
うけた場合、当該異常に対処する処理が遅れると、＃ｂ
周辺装置系母線に対応してもうけられている母線異常監
視装置においても異常検出が行なわれることとなり、か
えってシステム・ダウンに通しることとなりかねない。
（、各周辺装置系母線に対応して母線異常監視装置をも
うけた場合、当該異常に対処する処理が遅れると、＃ｂ
周辺装置系母線に対応してもうけられている母線異常監
視装置においても異常検出が行なわれることとなり、か
えってシステム・ダウンに通しることとなりかねない。
しかも、この種のシステムにおいては、システムが膨大
であり、各周辺装置系母線に接続されるすべての入出力
節１薗装置（あるいは入出力装置）についていずれの装
置に異常が生じているかを中央処理装置において直接判
別しようとすると、中央処理装置側における判別処理に
時間を要し、急速にハング・アップを解除することがで
きない。
であり、各周辺装置系母線に接続されるすべての入出力
節１薗装置（あるいは入出力装置）についていずれの装
置に異常が生じているかを中央処理装置において直接判
別しようとすると、中央処理装置側における判別処理に
時間を要し、急速にハング・アップを解除することがで
きない。
本発明は上記の点を解決することを目的としており、本
発明のマルチプロセッサ処理システムにおけるハング・
アップ解除処理方式は、複数台の中央処理装置系と複数
群の周辺装置系とが谷中央処理装置系母線と谷周辺装置
系母線とを切換装置を介してオン・オフすることによっ
て連繋されるマルチプロセッサ処理システムにおいて、
少なくとも上記周辺装置系母線に対応して当該母線の内
容を監視する母線異常監視装置をもうけ、該母線異常監
視装置は上記母線上の少なくとも情報線の。
発明のマルチプロセッサ処理システムにおけるハング・
アップ解除処理方式は、複数台の中央処理装置系と複数
群の周辺装置系とが谷中央処理装置系母線と谷周辺装置
系母線とを切換装置を介してオン・オフすることによっ
て連繋されるマルチプロセッサ処理システムにおいて、
少なくとも上記周辺装置系母線に対応して当該母線の内
容を監視する母線異常監視装置をもうけ、該母線異常監
視装置は上記母線上の少なくとも情報線の。
内容および／またはアドレス線の内容についての異常検
出部をそなえると共に、該異常検出部からの異常検出出
力と周辺装置系から上記中央処理装置系へ送出されるタ
グ信号線の内容とにもとづいて、上記中央処理装置系か
ら当該周辺装置系に対、して返送されるタグ信号線の内
容を当該周辺装置系に対して返送しないよう制御するよ
う構成し、当該周辺装置系上の装置をエラー終結せしめ
るようにしたことを特徴としている。
出部をそなえると共に、該異常検出部からの異常検出出
力と周辺装置系から上記中央処理装置系へ送出されるタ
グ信号線の内容とにもとづいて、上記中央処理装置系か
ら当該周辺装置系に対、して返送されるタグ信号線の内
容を当該周辺装置系に対して返送しないよう制御するよ
う構成し、当該周辺装置系上の装置をエラー終結せしめ
るようにしたことを特徴としている。
以下図面を参照しつつ説明する。
第１図は本発明の一実施例構成、第２図は本発明におけ
る母線上の信号線の態様を表わす一実施例、第３図は情
報線および／またはアドレス線異常に対処する母線異常
監視装置の一実施例、第４図は母線上のインタフェース
を説明する説明図を示す。
る母線上の信号線の態様を表わす一実施例、第３図は情
報線および／またはアドレス線異常に対処する母線異常
監視装置の一実施例、第４図は母線上のインタフェース
を説明する説明図を示す。
第１図において、１−１ないし１−ｍは夫々中央処理装
置、２−１ないし２−ｍは夫々中央処理装置系母線、３
−１ないし３−ｍは夫々構成制御装置であって夫々中央
処理装置系母線２−１ないし２−ｍに対応してもうけら
れて中央処理装置相互間の通信などを行なうもの、４−
１０ないし４− ｎｐは夫々チャネルであって周辺装置
系母線に接続されているもの、５−１ないし５− ｎは
夫々周辺装置系母線、６−１ないし６−ｎは夫々周辺装
置系、７−１ないし７−ｍは主メモリ、８は構成処理装
置、９−１ないし９− ｎは夫々本発明にいう母線異常
監視装置、１０は構成処理装置内の通信処理装置、５Ｗ
１１ないしＳＷｍｎは夫々切換装置であって母線の交差
点にもうけられて互に独立に制御できるよう構成される
ものを表わしている。
置、２−１ないし２−ｍは夫々中央処理装置系母線、３
−１ないし３−ｍは夫々構成制御装置であって夫々中央
処理装置系母線２−１ないし２−ｍに対応してもうけら
れて中央処理装置相互間の通信などを行なうもの、４−
１０ないし４− ｎｐは夫々チャネルであって周辺装置
系母線に接続されているもの、５−１ないし５− ｎは
夫々周辺装置系母線、６−１ないし６−ｎは夫々周辺装
置系、７−１ないし７−ｍは主メモリ、８は構成処理装
置、９−１ないし９− ｎは夫々本発明にいう母線異常
監視装置、１０は構成処理装置内の通信処理装置、５Ｗ
１１ないしＳＷｍｎは夫々切換装置であって母線の交差
点にもうけられて互に独立に制御できるよう構成される
ものを表わしている。
図示構成においては、システムの信頼性を向上し障害発
生時に対処して障害部分を夫々個別にシステムから切離
し得るようにするために、（１）中央処理装置系母線２
−１ないし２−ｍに対応して構成制御装置３−１ないし
３−ｍがもうけられ、各中央処理装置系の運転状況を把
握して各中央処理装置系相互間の競合などを制御しかつ
各中央処理装置系の障害をチェックするようにし、（１
１）各中央処理装置系母線２−１ないし２−ｍと各周辺
装置系母線５−１ないし５−ｎとの交差点に互に独立に
制御される切換装置ＳＷ、１ないしＳ Ｗ ｍ ｎをも
うけるようにされる。
生時に対処して障害部分を夫々個別にシステムから切離
し得るようにするために、（１）中央処理装置系母線２
−１ないし２−ｍに対応して構成制御装置３−１ないし
３−ｍがもうけられ、各中央処理装置系の運転状況を把
握して各中央処理装置系相互間の競合などを制御しかつ
各中央処理装置系の障害をチェックするようにし、（１
１）各中央処理装置系母線２−１ないし２−ｍと各周辺
装置系母線５−１ないし５−ｎとの交差点に互に独立に
制御される切換装置ＳＷ、１ないしＳ Ｗ ｍ ｎをも
うけるようにされる。
そして、例えば中央処理装置１−１は、任意の１つの周
辺装置系例えば６−１と連繋する場合、切換装置ＳＷ、
、をオン状態に切換えて処理を実行する。
辺装置系例えば６−１と連繋する場合、切換装置ＳＷ、
、をオン状態に切換えて処理を実行する。
当該処理を終了すると、中央処理装置１−１は切換装置
ＳＷ１□をオフ状態に切換えて周辺装置系６−１を切離
なす。
ＳＷ１□をオフ状態に切換えて周辺装置系６−１を切離
なす。
この場合、本願明細書冒頭に述べた如く、何んらかの原
因によって１つの周辺装置系においてハング・アップ状
態が発生すると非所望に他の周辺装置系に悪影響を及ぼ
す危険性がある。
因によって１つの周辺装置系においてハング・アップ状
態が発生すると非所望に他の周辺装置系に悪影響を及ぼ
す危険性がある。
このために、各周辺装置系母線５−１ないし５−ｎに対
応して母線異常監視装置９−１ないし９−ｎをもうけて
、上記ハング・アップ状態の発生を監視するようにされ
るが、この場合にハング・アップ状態に対処する処理が
遅れるとかえってシステム・ダランをまねきかねない。
応して母線異常監視装置９−１ないし９−ｎをもうけて
、上記ハング・アップ状態の発生を監視するようにされ
るが、この場合にハング・アップ状態に対処する処理が
遅れるとかえってシステム・ダランをまねきかねない。
しかも、システムが膨大であることから、各中央処理装
置においていずれの入出力制御装置（各チャネル４−１
０ないし４−ｎｐ に接続されている）においてシーケ
ンス異常が生じたかをチェックさせようとすると、処理
が遅れてしまう。
置においていずれの入出力制御装置（各チャネル４−１
０ないし４−ｎｐ に接続されている）においてシーケ
ンス異常が生じたかをチェックさせようとすると、処理
が遅れてしまう。
この問題に対処する状態を、母線上の各信号についての
異常に対応づけて説明する。
異常に対応づけて説明する。
第２図は本発明における母線上の信号線の態様を表わす
一実施例を示し、図中の符号１１はアドレス線、１２は
情報線、１３は制御線、１４はタグ線、１５はインタロ
ック線、１６は走査線を表わしている。
一実施例を示し、図中の符号１１はアドレス線、１２は
情報線、１３は制御線、１４はタグ線、１５はインタロ
ック線、１６は走査線を表わしている。
アドレス線１１は、母線に接続されている主メモリの番
地や入出力制御装置のレジスタなどを指定するために用
いられる。
地や入出力制御装置のレジスタなどを指定するために用
いられる。
情報線は情報転送に用いられる。
制御線１３は、情報の転送方向や長さやパリティ・ビッ
トの有効／無効を指定するために用いられる。
トの有効／無効を指定するために用いられる。
タグ線１４は、情報線１２やアドレス線１１や制御線１
３の有効性を保証する゛と共に、転送の同期をとるため
に用いられる。
３の有効性を保証する゛と共に、転送の同期をとるため
に用いられる。
インクロック線１５は、母線の有効／無効および母線の
使用可／否などを示すために用いられる。
使用可／否などを示すために用いられる。
走査線１６は、母線の使用権獲得のために用いられる。
なお、第２図において６個の信号線を示したが、本発明
の場合、情報線１２とアドレス線１１とを共通化して時
分割的に使用するようにしてもよい。
の場合、情報線１２とアドレス線１１とを共通化して時
分割的に使用するようにしてもよい。
また制御線以下が個々に分離されていな（てもよく、更
に全（存在しな（てもよい。
に全（存在しな（てもよい。
〔■〕 アドレス線および／または情報線の監視と障
。
。
害に対する処理。
一般にアドレス線１１および／または情報線１２はパリ
ティ・チェックによって監視される。
ティ・チェックによって監視される。
１つの母線異常監視装置例えば９−１は、周辺装置系母
線５−１から中央処理装置系母線２−１１または２−２
または・・・・・・・・・２−ｍに転送される情報（情
報線の内容および／またはアドレス線の内容）について
パリティ・チェックによって監視している。
線５−１から中央処理装置系母線２−１１または２−２
または・・・・・・・・・２−ｍに転送される情報（情
報線の内容および／またはアドレス線の内容）について
パリティ・チェックによって監視している。
そしてエラー検出時に当該時点で周辺装置系母線５−１
に論理的に接続され４て処理しつつある入出力制御装置
を強制的にエラー終結せしめるようにする。
に論理的に接続され４て処理しつつある入出力制御装置
を強制的にエラー終結せしめるようにする。
第３図はこの間の処理を行なう要部を表わした母線異常
監視装置の一実施例を示している。
監視装置の一実施例を示している。
図中の符号１２゜１４は第２図に対応し、１７はハリテ
ィ・チェック回路、１８はフリップ・フロップ、１９゜
２０は夫々信号線オン・オフ・ゲート、２１゜２２は夫
々アンド回路、２３はオア回路を表わしている。
ィ・チェック回路、１８はフリップ・フロップ、１９゜
２０は夫々信号線オン・オフ・ゲート、２１゜２２は夫
々アンド回路、２３はオア回路を表わしている。
また＃０情報ないし＃ｎ情報は（ｎ＋１）ビットの情報
線１２の各ビットに対応する信号線、Ｓはスイッチ１９
，２０のオン信号線、ＳＶｉは周辺装置系母線側から情
報転送時に上げられるタグ信号線、ＳｖＯは上記タグ線
ＳＶｉに応答して中央処理装置が発するタグ信号線を表
わしている。
線１２の各ビットに対応する信号線、Ｓはスイッチ１９
，２０のオン信号線、ＳＶｉは周辺装置系母線側から情
報転送時に上げられるタグ信号線、ＳｖＯは上記タグ線
ＳＶｉに応答して中央処理装置が発するタグ信号線を表
わしている。
ちなみに、第４図において情報転送時のインタフェース
を示すと次の如く行なわれる。
を示すと次の如く行なわれる。
即ち、周辺装置系母線側の装置から情報を転送する場合
、最初に母線を確保しておくバス・ビジィ（ＢＵＳ
ＢＳＹ）がインタロック線１５によって発せられており
、この状態で情報を情報線上に送出すると共にタグ線中
の信号線ＳＶｉを発する。
、最初に母線を確保しておくバス・ビジィ（ＢＵＳ
ＢＳＹ）がインタロック線１５によって発せられており
、この状態で情報を情報線上に送出すると共にタグ線中
の信号線ＳＶｉを発する。
システムが正常運転状態にある場合、該信号線ＳＶｉの
内容が中央処理装置側において受信されこれによって情
報線上の情報を受取る。
内容が中央処理装置側において受信されこれによって情
報線上の情報を受取る。
そしてこれに応答して中央処理装置は信号線ＳｖＯを発
する。
する。
周辺装置系母線側の装置は信号線ＳｖＯが上がったこと
を知り、情報が正しく受信されたことを知って信号線Ｓ
Ｖｉを落す。
を知り、情報が正しく受信されたことを知って信号線Ｓ
Ｖｉを落す。
本発明の対象となるシステムの場合、上述の如（、中央
処理装置側において、現にインタフェース障害となった
入出力制御装置を調べる時間的余裕がない。
処理装置側において、現にインタフェース障害となった
入出力制御装置を調べる時間的余裕がない。
このために、情報線１２上の情報にパリティ・エラーが
発生すると、母線異常監視装置例えば９−１は、信号線
ＳＶｉが上っていることを条件にフリップ・フロップ１
８をセットする。
発生すると、母線異常監視装置例えば９−１は、信号線
ＳＶｉが上っていることを条件にフリップ・フロップ１
８をセットする。
このために、第３図図示アンド回路２２がオフ状態に保
たれることとなり、第４図を参照して説明した中央処理
装置側からの信号線ＳｖＯが周辺装置系母線５−１上に
送出されないようになる。
たれることとなり、第４図を参照して説明した中央処理
装置側からの信号線ＳｖＯが周辺装置系母線５−１上に
送出されないようになる。
したがって、上記信号線ＳＶｉを発した人出力制御装置
においては、信号１ｓｖｏの返送がないことからエラー
終結となり、エラー状態をステータス情報として中央処
理装置側においてセンスされることとなる。
においては、信号１ｓｖｏの返送がないことからエラー
終結となり、エラー状態をステータス情報として中央処
理装置側においてセンスされることとなる。
上記エラー終結に対応して中央処理装置側においてエラ
ー終結を生じた入出力制御装置の機番を知ることができ
、この入出力制御装置にエラ−が発したことは構成制御
装置３−１ないし３−ｍによって他中央処理装置へ通知
される。
ー終結を生じた入出力制御装置の機番を知ることができ
、この入出力制御装置にエラ−が発したことは構成制御
装置３−１ないし３−ｍによって他中央処理装置へ通知
される。
川 タグ線の監視と障害に対処する処理。
１つの母線異常監視装置例えば９−１は、周辺装置系母
線５−１から中央処理装置系母線２−１または２−２ま
たは・・・・・・・・・２−ｍに通過するタグ線を監視
している。
線５−１から中央処理装置系母線２−１または２−２ま
たは・・・・・・・・・２−ｍに通過するタグ線を監視
している。
この監視に当っては通常タグ線について時間監視（タイ
ム・アウト監視）を行なうようにされる。
ム・アウト監視）を行なうようにされる。
タグ線１４の異常に当っては、いずれにしても切換装置
ＳＷをオフさせることが不可欠であることから、母線異
常監視装置は、現にオン状態にある切換装置をオフする
。
ＳＷをオフさせることが不可欠であることから、母線異
常監視装置は、現にオン状態にある切換装置をオフする
。
そして、該タグ線１４の異常においては、タグ線の機能
からみて母線上の信号の有効性が保証されないために、
母線上の内容から中央処理装置がこれを知ることができ
ない。
からみて母線上の信号の有効性が保証されないために、
母線上の内容から中央処理装置がこれを知ることができ
ない。
このために、母線異常監視装置９−１は第１図図示の通
信処理装置１０から構成制御装置３−１ないし３−ｍを
介して母線異常を各中央処理装置に対して通知する（勿
論中央処理装置は異常を生じた母線５−１に対してアク
セスした場合にはタイム・アウトとなることから異常を
知ることができる）。
信処理装置１０から構成制御装置３−１ないし３−ｍを
介して母線異常を各中央処理装置に対して通知する（勿
論中央処理装置は異常を生じた母線５−１に対してアク
セスした場合にはタイム・アウトとなることから異常を
知ることができる）。
亜 走査線の監視と障害に対処する処理。
走査線１６は、母線に接続されている各装置が母線の使
用権を獲得するための信号群に対応している。
用権を獲得するための信号群に対応している。
このことから、中央処理装置系側から母線使用許可信号
が送出された時点から、母線異常監視装置例えば９−１
が時間監視を開始し、該許可信号に対応する応答信号が
送出されるまでの時間を計測するようにする。
が送出された時点から、母線異常監視装置例えば９−１
が時間監視を開始し、該許可信号に対応する応答信号が
送出されるまでの時間を計測するようにする。
そしてタイム・アウトとなった時点で障害と判定し、母
線異常監視装置９−１は上記（６）タグ線の項で述べた
と同様の処理を行なう。
線異常監視装置９−１は上記（６）タグ線の項で述べた
と同様の処理を行なう。
［［Ｖ］ 制御線および／またはインタロック線の監
視と障害に対処する処理。
視と障害に対処する処理。
制Ｈ線１３やインタロック線１５についての監視と障害
に対処する処理とは、上記用タグ線の項で述べたと同様
であって、時間監視によつ・ て監視され、かつ切換装
置をオフして通信処理装置１０を介して中央処理装置に
通知される。
に対処する処理とは、上記用タグ線の項で述べたと同様
であって、時間監視によつ・ て監視され、かつ切換装
置をオフして通信処理装置１０を介して中央処理装置に
通知される。
以上説明した如く、本発明によれば、周辺装置系母線に
接続されている装置を強制的にエラー終結せしめて、中
央処理装置側で当該装置の機番などを知ることができる
。
接続されている装置を強制的にエラー終結せしめて、中
央処理装置側で当該装置の機番などを知ることができる
。
そしてインタフェース異常が生じても他に波及させるこ
とな（バング・アップ状態を解除させることが可能とな
る。
とな（バング・アップ状態を解除させることが可能とな
る。
第１図は本発明の一実施例構成、第２図は本発□明にお
ける母線上の信号線の態様を表わす△実施例、第３図は
情報線および／またはアドレス線異常に対処する母線異
常監視装置の一実施例、第４図は母線上のインタフェー
スを説明する説明図を示す。 図中、１は中央処理装置、２は中央処理装置系母線、３
は構成制御装置、４はチャネル、５は周辺装置系母線、
６は周辺装置系、７は主メモリ、８は構成処理装置、９
は母線異常監視装置、１０は通信処理装置、５Ｗ１１な
いしＳＷｍｎは夫々切換装置、１７はパリティ・チェッ
ク回路を表わす。
ける母線上の信号線の態様を表わす△実施例、第３図は
情報線および／またはアドレス線異常に対処する母線異
常監視装置の一実施例、第４図は母線上のインタフェー
スを説明する説明図を示す。 図中、１は中央処理装置、２は中央処理装置系母線、３
は構成制御装置、４はチャネル、５は周辺装置系母線、
６は周辺装置系、７は主メモリ、８は構成処理装置、９
は母線異常監視装置、１０は通信処理装置、５Ｗ１１な
いしＳＷｍｎは夫々切換装置、１７はパリティ・チェッ
ク回路を表わす。
Claims (1)
- 【特許請求の範囲】 １ 複数台の中央処理装置系と複数群の周辺装置系とが
各中央処理装置系母線と各周辺装置系母線とを切換装置
を介してオン・オフすることによって連繋されるマルチ
プロセッサ処理システムにおいて、少な（とも上記周辺
装置系母線に対応して当該母線の内容を監視する母線異
常監視装置をもうけ、該母線異常監視装置は上記母線上
の少なくとも情報線の内容および／またはアドレス線の
内容についての異常検出部なそなえると共に、該異常検
出部からの異常検出出力と周辺装置系から上記中央処理
装置系へ送出されるタグ信号線の内容とにもとづいて、
上記中央処理装置系から当該周辺装置系に対して返送さ
れるタグ信号線の内容を当該周辺装置系に対して返送し
ないよう制菌するよう構成し、当該周辺装置系上の装置
をエラー終結せしめるようにしたことを特徴とするマル
チプロセッサ処理システムにおけるハング・アップ解除
処理方式。 ２ 上記母線異常監視装置は、上記母線上の制御線につ
いての異常監視を行ない、異常検出時に尚該母線異常監
視装置から上記母線を経由することなく上記中央処理装
置系に通知するようにしたことを特徴とする特許請求の
範囲第１項記載のマルチプロセッサ処理システムにおけ
るハング・アップ解除処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55047020A JPS5816493B2 (ja) | 1980-04-10 | 1980-04-10 | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55047020A JPS5816493B2 (ja) | 1980-04-10 | 1980-04-10 | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56143072A JPS56143072A (en) | 1981-11-07 |
| JPS5816493B2 true JPS5816493B2 (ja) | 1983-03-31 |
Family
ID=12763491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55047020A Expired JPS5816493B2 (ja) | 1980-04-10 | 1980-04-10 | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816493B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10649933B1 (en) * | 2019-04-22 | 2020-05-12 | International Business Machines Corporation | Select state detection and signal generation |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2725107B2 (ja) * | 1992-01-31 | 1998-03-09 | 富士通株式会社 | 割り込み装置 |
| JP4854426B2 (ja) * | 2006-08-11 | 2012-01-18 | コクヨ株式会社 | 綴じ具、延長パイプ及びファイル |
-
1980
- 1980-04-10 JP JP55047020A patent/JPS5816493B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10649933B1 (en) * | 2019-04-22 | 2020-05-12 | International Business Machines Corporation | Select state detection and signal generation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56143072A (en) | 1981-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0258823B2 (ja) | ||
| JPS5816493B2 (ja) | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| JPS6023382B2 (ja) | 共有入出力バス制御装置 | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP2669851B2 (ja) | 障害通知方式 | |
| JPS5853777B2 (ja) | マルチプロセツサシステムにおける共通バス制御方式 | |
| JP2586243B2 (ja) | システムの安全対策方式 | |
| JPS6252905B2 (ja) | ||
| KR100202398B1 (ko) | 이중화구조를 갖는 종합정보통신망 디바이스 제어계 | |
| JPS5816495B2 (ja) | 多重系システムのインタフエ−ス制御方式 | |
| JP2756315B2 (ja) | 系構成情報の更新制御方式 | |
| JPH0821012B2 (ja) | ダイレクトメモリアクセスの系切替装置 | |
| JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
| JP2725385B2 (ja) | 情報処理システムのデータ転送方式 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS5842491B2 (ja) | マルチプロセッサシステムに於ける故障認識方式 | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JPS634210B2 (ja) | ||
| JPH0281151A (ja) | シリアルデータ転送システム | |
| JPS61260351A (ja) | マルチプロセサ装置 | |
| JPH07298379A (ja) | 監視装置及び監視システム | |
| JPS6013215B2 (ja) | システム制御方式 | |
| JPS5852263B2 (ja) | プロセッサバス接続方式 |