JPS5842491B2 - マルチプロセッサシステムに於ける故障認識方式 - Google Patents
マルチプロセッサシステムに於ける故障認識方式Info
- Publication number
- JPS5842491B2 JPS5842491B2 JP54033377A JP3337779A JPS5842491B2 JP S5842491 B2 JPS5842491 B2 JP S5842491B2 JP 54033377 A JP54033377 A JP 54033377A JP 3337779 A JP3337779 A JP 3337779A JP S5842491 B2 JPS5842491 B2 JP S5842491B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- common bus
- failure
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は複数のプロセッサを共通バス上に接続しデータ
転送を行うマルチプロセッサシステムに関し、特に各プ
ロセッサが他のプロセッサの状態を把握する為の故障認
識方式に係る。
転送を行うマルチプロセッサシステムに関し、特に各プ
ロセッサが他のプロセッサの状態を把握する為の故障認
識方式に係る。
第１図にマルチプロセッサシステムのブロック図を示す
。
。
プロセッサー１７，１□・・・・・・１ｎは各々個別バ
スＢ７． Ｂ２・・・・・・Ｂｎを持ち、各個別バス上
に接続された入出力回路２□、２□・・・・・・２ｎを
コントロールしている。
スＢ７． Ｂ２・・・・・・Ｂｎを持ち、各個別バス上
に接続された入出力回路２□、２□・・・・・・２ｎを
コントロールしている。
各プロセッサー間のデータ転送は共通バスＡを用いて行
われる。
われる。
。共通バスは第２図に示すように、メツセージ信号線Ａ
２と、前記メツセージ信号線Ａ２をコマンド及びデータ
に時分割に切換える為のコマンド／データ識別信号（Ａ
ＴＮ）線Ａ１と、転送制御の為のタイミング信号線Ａ３
と、データを送出するプロセッサを決定するバス占有制
御信号線Ａ４から成る。
２と、前記メツセージ信号線Ａ２をコマンド及びデータ
に時分割に切換える為のコマンド／データ識別信号（Ａ
ＴＮ）線Ａ１と、転送制御の為のタイミング信号線Ａ３
と、データを送出するプロセッサを決定するバス占有制
御信号線Ａ４から成る。
メツセージ信号線Ａ２は第１表に例示するように、転送
制御（ＴＳＣ）コマンドと転送データＤＡＴＡに分けら
れる。
制御（ＴＳＣ）コマンドと転送データＤＡＴＡに分けら
れる。
データを転送するプロセッサは、バスの占有権を取った
後、データの識別を示すデータ識別番号ＤＮＯを付けて
ＴＳＣコマンドを送出し、その後転送データＤＡＴＡを
送出する。
後、データの識別を示すデータ識別番号ＤＮＯを付けて
ＴＳＣコマンドを送出し、その後転送データＤＡＴＡを
送出する。
他のプロセッサは、データ識別番号ＤＮＯより自分に必
要なデータかどうかを判定し、必要な場合にはそのデー
タを取込む。
要なデータかどうかを判定し、必要な場合にはそのデー
タを取込む。
プロセッサ１の内部構成を第３図に示す。
処理回路３はメモリ４に格納されたプログラムにより動
作する。
作する。
データ転送要求が生じた場合、占有制御回路６に転送要
求を発し、バス占有制御信号Ａ４により占有権を取った
後、転送許可をもらう。
求を発し、バス占有制御信号Ａ４により占有権を取った
後、転送許可をもらう。
それによりＴＳＣコマンド及びデータをポート５に順次
セットし、コマンド／データ識別信号線Ａ１、メツセー
ジ信号Ａ２およびタイミング信号Ａ３により、他のプロ
セッサにデータを転送する。
セットし、コマンド／データ識別信号線Ａ１、メツセー
ジ信号Ａ２およびタイミング信号Ａ３により、他のプロ
セッサにデータを転送する。
一方受信側のプロセッサは、それぞれのポート５を介し
てＴＳＣコマンドを受取り、自分に必要なデータであれ
ば、データを順次受信する。
てＴＳＣコマンドを受取り、自分に必要なデータであれ
ば、データを順次受信する。
ここで監視回路γは、メモリ４の故障及び暴走等のプロ
セッサ故障をパリチイチェック、ウォッチドッグタイマ
ー等の手法によって監視し、異常を検出した場合には故
障信号Ｃを処理回路３に送ってその処理を停止する為の
回路である。
セッサ故障をパリチイチェック、ウォッチドッグタイマ
ー等の手法によって監視し、異常を検出した場合には故
障信号Ｃを処理回路３に送ってその処理を停止する為の
回路である。
マルチプロセッサシステムにおいては、各フロセッサは
独立にデータ処理を行い相互に必要なデータを転送しあ
うが、その場合のデータ転送方式％式％ 第１の方式では、まずあるデータを必要とするプロセッ
サが、そのデータを持っているプロセッサに転送要求し
、データを持っている。
独立にデータ処理を行い相互に必要なデータを転送しあ
うが、その場合のデータ転送方式％式％ 第１の方式では、まずあるデータを必要とするプロセッ
サが、そのデータを持っているプロセッサに転送要求し
、データを持っている。
プロセッサはそのときに行なっている処理を打切り、要
求内容を判断して該当データを転送する。
求内容を判断して該当データを転送する。
また、第２の方式では、転送の必要なデータを各プロセ
ッサ毎に予じめ登録しておき、各プロセッサは登録され
たデータが変化した時にのみ、そのデータを転送し、一
方そのデータを必要とするプロセッサは、これを取入れ
て自己の内部メモリの内容を更新する。
ッサ毎に予じめ登録しておき、各プロセッサは登録され
たデータが変化した時にのみ、そのデータを転送し、一
方そのデータを必要とするプロセッサは、これを取入れ
て自己の内部メモリの内容を更新する。
しかして、前記第１のデータ転送方式ではオーバーヘッ
ド（処理打切、要求内容判断等の前処理）に要する時間
が犬となり、バスの伝送能率を低下する欠点がある。
ド（処理打切、要求内容判断等の前処理）に要する時間
が犬となり、バスの伝送能率を低下する欠点がある。
したがって、特にマイクロプロセッサのように低能力の
プロセッサでマルチシステムを構成する場合は、第２の
データ転送方式が採用されることが多い。
プロセッサでマルチシステムを構成する場合は、第２の
データ転送方式が採用されることが多い。
そして、明らかなように、第２のデータ転送方式におい
てはデータが送られて来ないのが、データに変化がない
ことによるのか、あるいはまたプロセッサが故障してい
ることによるのかを判定するための故障認識機能が重要
となってくる。
てはデータが送られて来ないのが、データに変化がない
ことによるのか、あるいはまたプロセッサが故障してい
ることによるのかを判定するための故障認識機能が重要
となってくる。
故障認識の１方式として、第４図に示すように、各プロ
セッサからの故障信号Ｃ２〜Ｃｎを故障信号入力回路８
より取込み監視する方式が考えられるが、この場合は各
プロセッサ毎に他のプロセッサからの故障信号を取入れ
るための故障信号入力回路８が（ｎ−１）回路ずつ必要
となり、ハード量が大きくなると共に、故障認識の為の
プログラムも複雑となる欠点がある。
セッサからの故障信号Ｃ２〜Ｃｎを故障信号入力回路８
より取込み監視する方式が考えられるが、この場合は各
プロセッサ毎に他のプロセッサからの故障信号を取入れ
るための故障信号入力回路８が（ｎ−１）回路ずつ必要
となり、ハード量が大きくなると共に、故障認識の為の
プログラムも複雑となる欠点がある。
他の故障認識方法として、データに変化がなくても、一
定時間毎にデータを転送し、受信側ではタイマー監視す
る方法があるが、この場合は共通バスの負荷が重くなり
、得策とはいえない。
定時間毎にデータを転送し、受信側ではタイマー監視す
る方法があるが、この場合は共通バスの負荷が重くなり
、得策とはいえない。
本発明はハードウェアの追加を最少にとどめ、かつ共通
バスの負荷を重くさせないで、他のプロセッサの故障を
認識する方式を提供するものである。
バスの負荷を重くさせないで、他のプロセッサの故障を
認識する方式を提供するものである。
本発明は、メツセージ信号線Ａ２を用いて、データと同
様の形にて他のプロセッサの状態を連絡すれば、ソフト
ウェア、ハードウェア共に簡単化できることに着目し、
故障の検出・識別・連絡の方法を考案したものである。
様の形にて他のプロセッサの状態を連絡すれば、ソフト
ウェア、ハードウェア共に簡単化できることに着目し、
故障の検出・識別・連絡の方法を考案したものである。
第５図に、共通バスＡ上に各プロセッサの故障の検出・
識別を行う故障識別回路９を接続した本発明の１実施例
のシステムブロック図を示す。
識別を行う故障識別回路９を接続した本発明の１実施例
のシステムブロック図を示す。
共通バスＡの信号線としては、第６図に示すように、従
来の信号線Ａ１〜Ａ４の外に状態変化連絡信号線（ＳＶ
Ｃ）Ａ５を追加する。
来の信号線Ａ１〜Ａ４の外に状態変化連絡信号線（ＳＶ
Ｃ）Ａ５を追加する。
またメツセージとしては、第２表に示すように、状態報
告要求コマンド５ＴＣ１正常プロセッサ番号連絡コマン
ドＯＭＳおよび状態報告データＳＴＳの３種を追加する
。
告要求コマンド５ＴＣ１正常プロセッサ番号連絡コマン
ドＯＭＳおよび状態報告データＳＴＳの３種を追加する
。
第７図にプロセッサの内部回路を示す。
第３図に示した従来例との差異は監視回路７から共通バ
スＡに向けて状態変化連絡信号（ＳＶＣ）線Ａ５が出力
されている点である。
スＡに向けて状態変化連絡信号（ＳＶＣ）線Ａ５が出力
されている点である。
状態変化連絡信号（ＳＶＣ）線Ａ５には、該プロセッサ
の異常を検出した際及び正常に復帰した際−すなわち、
プロセッサの状態が変化した時に、監視回路７からパル
ス信号が送出される。
の異常を検出した際及び正常に復帰した際−すなわち、
プロセッサの状態が変化した時に、監視回路７からパル
ス信号が送出される。
故障識別回路９は平常時はバスＡから論理的に切離され
た状態となっているが、信号線Ａ５を介して状態変化連
絡信号（ＳＶＣ）が入力することにより起動され、バス
占有制御信号線Ａ４を介してバス占有制御後にバス使用
許可を取る。
た状態となっているが、信号線Ａ５を介して状態変化連
絡信号（ＳＶＣ）が入力することにより起動され、バス
占有制御信号線Ａ４を介してバス占有制御後にバス使用
許可を取る。
つづいて第８図に示すように、状態報告要求コマンドＳ
ＴＣを各プロセッサに対し順次出力する。
ＴＣを各プロセッサに対し順次出力する。
その際のプロセッサ番号の指定は、第２表に示したよう
に、ＳＴＣコマンド内のＰＮＯを用いる。
に、ＳＴＣコマンド内のＰＮＯを用いる。
ＳＴＣコマンドにより状態報告要求を受けた各プロセッ
サは、正常ならば状態報告データＳＴＳを返信する。
サは、正常ならば状態報告データＳＴＳを返信する。
状態報告データＳＴＳの返信を受取ると、故障識別回路
９は次のプロセッサに対しＳＴＣコマンドを送出する。
９は次のプロセッサに対しＳＴＣコマンドを送出する。
プロセッサに異常が発生すると、第７図から明らかなよ
うに、監視回路７が故障信号Ｃにより処理回路３にロッ
クをかける為、故障識別回路９から転送されて来たＳＴ
Ｃコマンドに応答できなくなる。
うに、監視回路７が故障信号Ｃにより処理回路３にロッ
クをかける為、故障識別回路９から転送されて来たＳＴ
Ｃコマンドに応答できなくなる。
従って故障識別回路９は状態報告データＳＴＳの返信に
対してタイマー監視することにより、該プロセッサの故
障を識別できる。
対してタイマー監視することにより、該プロセッサの故
障を識別できる。
第８図の故障識別例では、Ｉ６にのプロセッサが異常で
ある場合を示している。
ある場合を示している。
故障識別回路９では各プロセッサの状態報告データＳＴ
Ｓの返信状況より故障プロセッサを識別した後、各プロ
セッサの故障情報をメツセージ信号として信号線Ａ２を
介して各プロセッサに連絡する。
Ｓの返信状況より故障プロセッサを識別した後、各プロ
セッサの故障情報をメツセージ信号として信号線Ａ２を
介して各プロセッサに連絡する。
連絡方式の１例として、第２表に示した正常プロセッサ
番号連絡コマンドＯＭＳを故障識別回路９から各プロセ
ッサに転送し、引続くプロセッサ番号ＰＮＯで示したプ
ロセッサが正常であることを連絡する方式がある。
番号連絡コマンドＯＭＳを故障識別回路９から各プロセ
ッサに転送し、引続くプロセッサ番号ＰＮＯで示したプ
ロセッサが正常であることを連絡する方式がある。
また、連絡方式の他の例として、ＴＳＣコマンドのデー
タ番号ＤＮＯに予じめ定められた特定／Ｉ６（例えば６
ビツトの場合Ｏ又は６３等）を用い、データとして各プ
ロセッサから受取った状態報告データＳＴＳを転送する
ことにより、全く一般のデータと同様の方式にて連絡す
る方式がある。
タ番号ＤＮＯに予じめ定められた特定／Ｉ６（例えば６
ビツトの場合Ｏ又は６３等）を用い、データとして各プ
ロセッサから受取った状態報告データＳＴＳを転送する
ことにより、全く一般のデータと同様の方式にて連絡す
る方式がある。
もちろん、前記以外にも種々の連絡方式が考えられるが
、いずれの場合にも各プロセッサの故障情報は信号線Ａ
２を介して伝送される。
、いずれの場合にも各プロセッサの故障情報は信号線Ａ
２を介して伝送される。
本発明を採用することにより、ハードウェアの面では共
通バスＡ上に故障識別回路９が追加されるものの、各プ
ロセッサに故障信号入力回路８を設ける必要がなくなり
、またソフトウェアの面では、共通バスＡからのメツセ
ージ信号としてデータ転送と同レベルの取扱いで済むの
で複雑にならない。
通バスＡ上に故障識別回路９が追加されるものの、各プ
ロセッサに故障信号入力回路８を設ける必要がなくなり
、またソフトウェアの面では、共通バスＡからのメツセ
ージ信号としてデータ転送と同レベルの取扱いで済むの
で複雑にならない。
さらに共通バスの伝送効率の面でも、故障発生時に共通
バスを専用するのみであるので、伝送効率を妨げる度合
いを極めて低く抑えながら、各プロセッサの故障認識が
可能となる。
バスを専用するのみであるので、伝送効率を妨げる度合
いを極めて低く抑えながら、各プロセッサの故障認識が
可能となる。
第１図は従来のマルチプロセッサシステムのブロック図
、第２図は第１図における共通バス信号線の詳細図、第
３図は第１図における各プロセッサ内部のブロック図、
第４図は各プロセッサに故障信号入力回路を設けた従来
のマルチプロセッサシステムのブロック図、第５図は本
発明の１実施例のブロック図、第６図は本発明による共
通バス信号線の詳細図、第７図は第６図における各プロ
セッサ内部のブロック図、第８図は本発明における故障
識別処理のフローチャートである。 １１・・・・・・プロセッサ、２１・・・・・・入出力
回路、３・・・・・・処理回路、７・・・・・・監視回
路、９・・・・・・故障識別回路、Ａ・・・・・・共通
バス、Ａ１・・・・・・コマンドメデータ識別信号線、
Ａ２・・・・・・メツセージ信号線、Ｃ・・。 ・・・故障信号。
、第２図は第１図における共通バス信号線の詳細図、第
３図は第１図における各プロセッサ内部のブロック図、
第４図は各プロセッサに故障信号入力回路を設けた従来
のマルチプロセッサシステムのブロック図、第５図は本
発明の１実施例のブロック図、第６図は本発明による共
通バス信号線の詳細図、第７図は第６図における各プロ
セッサ内部のブロック図、第８図は本発明における故障
識別処理のフローチャートである。 １１・・・・・・プロセッサ、２１・・・・・・入出力
回路、３・・・・・・処理回路、７・・・・・・監視回
路、９・・・・・・故障識別回路、Ａ・・・・・・共通
バス、Ａ１・・・・・・コマンドメデータ識別信号線、
Ａ２・・・・・・メツセージ信号線、Ｃ・・。 ・・・故障信号。
Claims (1)
- １ 複数のプロセッサを共通バスに接続してシステムを
構成するマルチプロセッサシステムに於て、各プロセッ
サ内の監視回路が該プロセッサの状態変化を検出した時
に、状態変化連絡信号を出力する状態変化連絡信号線を
共通バス内に設け、更に該状態変化連絡信号が入力する
ことにより起動されて状態変化が生じたプロセッサを識
別する機能を有する故障識別回路を共通バスに接続して
設け、該故障識別回路は、共通バスのメツセージ信号線
を用いて時分割に故障情報を送出し、各プロセッサは該
故障情報によりシステムの状態を把握することを特徴と
するマルチプロセッサシステムに於ける故障認識方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54033377A JPS5842491B2 (ja) | 1979-03-23 | 1979-03-23 | マルチプロセッサシステムに於ける故障認識方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54033377A JPS5842491B2 (ja) | 1979-03-23 | 1979-03-23 | マルチプロセッサシステムに於ける故障認識方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55127651A JPS55127651A (en) | 1980-10-02 |
| JPS5842491B2 true JPS5842491B2 (ja) | 1983-09-20 |
Family
ID=12384891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54033377A Expired JPS5842491B2 (ja) | 1979-03-23 | 1979-03-23 | マルチプロセッサシステムに於ける故障認識方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842491B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168318A (en) * | 1981-04-10 | 1982-10-16 | Hitachi Ltd | Data transmitting device |
| JPS5822469A (ja) * | 1981-08-04 | 1983-02-09 | Taisei Corp | 中央監視制御装置 |
-
1979
- 1979-03-23 JP JP54033377A patent/JPS5842491B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55127651A (en) | 1980-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363094A (en) | Communications processor | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| US4149241A (en) | Communications bus monitor | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| JPS5842491B2 (ja) | マルチプロセッサシステムに於ける故障認識方式 | |
| US5398233A (en) | Method of resetting coupled modules and system using the method | |
| JP2003140704A (ja) | プロセス制御装置 | |
| JPH01166161A (ja) | マルチプロセッサシステムの相互監視方式 | |
| JPH0421150Y2 (ja) | ||
| JPH05224964A (ja) | バス異常通知方式 | |
| JPS5838808B2 (ja) | マルチプロセツサシステムにおけるデ−タ転送方式 | |
| JPS5853777B2 (ja) | マルチプロセツサシステムにおける共通バス制御方式 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPS5816493B2 (ja) | マルチプロセツサ処理システムにおけるハング・アツプ解除処理方式 | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH04101255A (ja) | バスバックアップ機構 | |
| JPS61196637A (ja) | 通信制御装置の二重化制御方式 | |
| GB1600755A (en) | Communications processor | |
| JPH0281151A (ja) | シリアルデータ転送システム | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPS61260351A (ja) | マルチプロセサ装置 |