JPS5838808B2 - マルチプロセツサシステムにおけるデ−タ転送方式 - Google Patents
マルチプロセツサシステムにおけるデ−タ転送方式Info
- Publication number
- JPS5838808B2 JPS5838808B2 JP54059154A JP5915479A JPS5838808B2 JP S5838808 B2 JPS5838808 B2 JP S5838808B2 JP 54059154 A JP54059154 A JP 54059154A JP 5915479 A JP5915479 A JP 5915479A JP S5838808 B2 JPS5838808 B2 JP S5838808B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- signal
- common bus
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は複数のプロセッサを共通バス上に接続しデータ
転送を行うマルチプロセッサシステムに関し、特に一部
プロセッサがメモリ内のデータを失なった時のデータ回
復処理方式に関する。
転送を行うマルチプロセッサシステムに関し、特に一部
プロセッサがメモリ内のデータを失なった時のデータ回
復処理方式に関する。
第1図にマルチプロセッサシステムのブロック図を示す
。
。
プロセッサ1(1A〜IN)は各々個別バスBを持ち、
個別バスB上に接続された入出力回路2(2A〜2N)
をコントロールしている。
個別バスB上に接続された入出力回路2(2A〜2N)
をコントロールしている。
各プロセッサ1間のデータ転送は共通バスAを用いて行
なわれる。
なわれる。
共通バスは第2図に示すように、メツセージ信号(D1
00〜7)A2と、メツセージ信号A2をコマンド及び
データに時分割に切りかえる為のコマンド・データ識別
信号(ATN)A1と、転送制御の為のタイミング信号
A3と、データを送出するプロセッサを決定する占有制
御信号A4と、プロセッサの状態変化(正常2異常)を
故障識別回路3へ連絡するためのプロセッサ状態変化連
絡信号(SVC)A5から成る。
00〜7)A2と、メツセージ信号A2をコマンド及び
データに時分割に切りかえる為のコマンド・データ識別
信号(ATN)A1と、転送制御の為のタイミング信号
A3と、データを送出するプロセッサを決定する占有制
御信号A4と、プロセッサの状態変化(正常2異常)を
故障識別回路3へ連絡するためのプロセッサ状態変化連
絡信号(SVC)A5から成る。
メツセージ信号線A2は第3図に示すように転送制御コ
マンドTSC,状態報告要求STCと転送データDA、
TA及び状態データSTSに分けられ、データを転送す
るプロセッサは、バスの占有権を取った後、データの種
別を示すデータ識別番号DNOを付けTSCコマンドを
送出し、その後転送データDATAを送出する。
マンドTSC,状態報告要求STCと転送データDA、
TA及び状態データSTSに分けられ、データを転送す
るプロセッサは、バスの占有権を取った後、データの種
別を示すデータ識別番号DNOを付けTSCコマンドを
送出し、その後転送データDATAを送出する。
他のプロセッサはデータ識別番号DNOより自分に必要
なデータかどうかを判定し必要ならばデータを取込む。
なデータかどうかを判定し必要ならばデータを取込む。
プロセッサ1の内部構成を第4図に示す。
処理回路4はメモリ5に格納されたプログラムにより動
作する。
作する。
データ転送要求が生じた場合、占有制御回路7に転送要
求を発し、バス占有制御信号A4により占有権を取った
後、転送許可をもらう。
求を発し、バス占有制御信号A4により占有権を取った
後、転送許可をもらう。
それによりTSCコマンド及びデータをポート6に順次
セットし、コマンド・データ識別信号A1、メツセージ
信号A2、タイミング信号A3により他のプロセッサに
データを転送する。
セットし、コマンド・データ識別信号A1、メツセージ
信号A2、タイミング信号A3により他のプロセッサに
データを転送する。
一方受信側のプロセツサはポート6よりTSCコマンド
を受は取り、自分に必要なデータであればデータを順次
受信し、メモリ5に格納してゆく。
を受は取り、自分に必要なデータであればデータを順次
受信し、メモリ5に格納してゆく。
ここで監視回路8はメモリ5の故障及び暴走等のプロセ
ッサ故障をパリティチェック、ウォッチドッグタイマー
等で監視し、異常を検出した場合、故障信号Cを発し、
処理を停止するとともに、第1図の故障識別回路にその
旨を連絡するプロセッサ状態変化連絡信号(SVC)A
5を出力する回路である。
ッサ故障をパリティチェック、ウォッチドッグタイマー
等で監視し、異常を検出した場合、故障信号Cを発し、
処理を停止するとともに、第1図の故障識別回路にその
旨を連絡するプロセッサ状態変化連絡信号(SVC)A
5を出力する回路である。
この監視回路はプロセッサが異常から回復し、正常に動
作を開始した場合にもプロセッサ状態変化信号A5を出
力する。
作を開始した場合にもプロセッサ状態変化信号A5を出
力する。
第1図において、故障識別回路3はプロセッサ状態変化
信号(SVC)A5を検出するとバス占有制御信号A4
によりバス占有制御後、バス使用許可を得る。
信号(SVC)A5を検出するとバス占有制御信号A4
によりバス占有制御後、バス使用許可を得る。
次に第3図に示す状態報告要求コマンドSTCを各プロ
セッサに対し順次出力する。
セッサに対し順次出力する。
その際のプロセッサ番号の指定はSTCコマンド内のP
NOを用いる。
NOを用いる。
STCコマンドによる状態報告要求を受けとったプロセ
ッサは正常ならば状態データSTSを返信する。
ッサは正常ならば状態データSTSを返信する。
状態データ8TSの返信を受けると、故障識別回路3は
次のプロセッサに対しSTCコマンドを送出する。
次のプロセッサに対しSTCコマンドを送出する。
プロセッサに異常が発生すると第3図に示すように監視
回路8が故障信号Cにより処理回路にロックをかける為
、STCコマンドに応答できず、従って故障識別回路3
は状態データST8の返信に対してタイマー監視するこ
とにより、該プロセッサの故障を認識できる。
回路8が故障信号Cにより処理回路にロックをかける為
、STCコマンドに応答できず、従って故障識別回路3
は状態データST8の返信に対してタイマー監視するこ
とにより、該プロセッサの故障を認識できる。
また逆にあるプロセッサが故障から回復した時は、その
プロセッサ状態変化連絡信号(SVC)人5により故障
識別回路3が同様に状態報告要求プロセッサからのST
S返信チェックを行ない、今まで異常となっていた該プ
ロセッサからのST8返信があったことで該プロセッサ
が故障から回復したことを認識できる。
プロセッサ状態変化連絡信号(SVC)人5により故障
識別回路3が同様に状態報告要求プロセッサからのST
S返信チェックを行ない、今まで異常となっていた該プ
ロセッサからのST8返信があったことで該プロセッサ
が故障から回復したことを認識できる。
さて、上記の様なマルチプロセッサシステムにおいてプ
ロセッサ間でデータを転送する方式としては、各プロセ
ッサが入出力回路2より取込んだデータをサイクリック
(周期的)に常時共通バスAを使って転送するサイクリ
ック方式と、入出力回路から取り込んだデータが前回取
り込んだデータと異なっている時だけ共通バスAを介し
7てデータを送出する変化時転送方式とがあるが、バス
のスループットの向上をはかる為に後者の変化時転送方
式が多くの場合採用される。
ロセッサ間でデータを転送する方式としては、各プロセ
ッサが入出力回路2より取込んだデータをサイクリック
(周期的)に常時共通バスAを使って転送するサイクリ
ック方式と、入出力回路から取り込んだデータが前回取
り込んだデータと異なっている時だけ共通バスAを介し
7てデータを送出する変化時転送方式とがあるが、バス
のスループットの向上をはかる為に後者の変化時転送方
式が多くの場合採用される。
特にマイクロプロセッサのように低能力のプロセッサを
用いた場合、データ転送スピードが遅いため、サイクリ
ック方式を採用するとバスのスループットが大幅に低下
することから、変化時転送方式が主流となっている。
用いた場合、データ転送スピードが遅いため、サイクリ
ック方式を採用するとバスのスループットが大幅に低下
することから、変化時転送方式が主流となっている。
しかしながらこの変化時転送方式は下記のような欠点を
右する。
右する。
即ち、一部のプロセッサが一時的にダウンし、また正常
復帰した時に、他モジュールより受信しメモリに格納し
ておいてデータが失なわれ、そのデータは、転送元プロ
セッサでデータ変化を検出されなければ転送されて来な
い。
復帰した時に、他モジュールより受信しメモリに格納し
ておいてデータが失なわれ、そのデータは、転送元プロ
セッサでデータ変化を検出されなければ転送されて来な
い。
従って該プロセッサは正常復帰したにもかかわらず動作
を一時中止するか、或いは誤データにもとすいて処理を
続行するという状況となる。
を一時中止するか、或いは誤データにもとすいて処理を
続行するという状況となる。
本発明はこのような状況に鑑み為されたもので共通バス
Aに信号線を一本追加することによりプロセッサの故障
回復時及びシステムゼネラルリセット時(GR)に全プ
ロセッサに現状データの転送を行なわせることをその骨
子とするものである。
Aに信号線を一本追加することによりプロセッサの故障
回復時及びシステムゼネラルリセット時(GR)に全プ
ロセッサに現状データの転送を行なわせることをその骨
子とするものである。
第5図に全データ転送要求信号(ADTR)A6を追加
した本発明による共通バスAを、また第6図にプロセッ
サ内部回路を示す。
した本発明による共通バスAを、また第6図にプロセッ
サ内部回路を示す。
従来との差は、プロセッサの故障回復時第1図の故障識
別回路3より全データ転送要求信号(ADTR)A6を
出力する点にある。
別回路3より全データ転送要求信号(ADTR)A6を
出力する点にある。
第7図に本発明を実施した場合のシステム動作タイムチ
ャート例を示す。
ャート例を示す。
第7図において、プロセッサIAが時刻Tvにおいて入
力データの変化を検出しデータをプロセッサIB及び1
Cに転送後、時刻Tdにおいて故障発生したとする。
力データの変化を検出しデータをプロセッサIB及び1
Cに転送後、時刻Tdにおいて故障発生したとする。
前述のように故障識別回路3はSVC信号受信、それに
続くSTCコマンド−8TSデータ返信不能によりプロ
セッサ1Bの故障を認識する。
続くSTCコマンド−8TSデータ返信不能によりプロ
セッサ1Bの故障を認識する。
その後時刻TRでプロセッサIBが正常復帰すると故障
識別回路3は同様にしてSTCコマンド−8TSデータ
返信によりプロセッサ1Bの正常復帰を知る。
識別回路3は同様にしてSTCコマンド−8TSデータ
返信によりプロセッサ1Bの正常復帰を知る。
故障識別回路3はいずれかのプロセッサが故障から回復
したことを認識すると全データ転送要求信号(ADTR
)A6を共通バスAへ出力する。
したことを認識すると全データ転送要求信号(ADTR
)A6を共通バスAへ出力する。
各プロセッサはADTR信号A信号管6すると通常変化
時のみ転送していたデータの現状値を他のプロセッサへ
転送する。
時のみ転送していたデータの現状値を他のプロセッサへ
転送する。
故障から回復したプロセッサ1Bは他プロセツサから転
送されてくるデータを受信し、直ちにシステムの一員と
して稼動することが可能となる。
送されてくるデータを受信し、直ちにシステムの一員と
して稼動することが可能となる。
上記のように本発明によれば、ハードウェア的には共通
バス信号線の一本の追力失及び故障識別回路の一部変更
、ソフトウェア的には各プロセッサにADTR信号受信
で現状データを転送するプログラムの追加するのみで済
み、またバスのスループットの点からは、プロセッサ故
障回復時にバスが頻雑になるのみで通常時には全く影響
を及ぼさずに、全プロセッサのメモリ、入出力回路状態
を一致させることができる。
バス信号線の一本の追力失及び故障識別回路の一部変更
、ソフトウェア的には各プロセッサにADTR信号受信
で現状データを転送するプログラムの追加するのみで済
み、またバスのスループットの点からは、プロセッサ故
障回復時にバスが頻雑になるのみで通常時には全く影響
を及ぼさずに、全プロセッサのメモリ、入出力回路状態
を一致させることができる。
更に本発明に加うるに、ADTR信号A信号局6的に故
障識別回路より出力することにより、ノイズ等のインタ
ミツテントな故障により転送データが一部失なわれたり
、入出力回路の状態が反転した場合でもデータの変化を
待つことなく速やかに正常状態に戻ることが可能である
。
障識別回路より出力することにより、ノイズ等のインタ
ミツテントな故障により転送データが一部失なわれたり
、入出力回路の状態が反転した場合でもデータの変化を
待つことなく速やかに正常状態に戻ることが可能である
。
。この場合のタイムチャートが第7図のT1.T2.T
3である。
3である。
第1図は一般的なマルチプロセッサシステムブロック図
、第2図は従来の共通バス信号線の一例を示す図、第3
図はメツセージ信号の一例を示す図、第4図は従来のプ
ロセッサ内部ブロック図、第5図は本発明に用いられる
共通バス信号線の一例を示す図、第6図は本発明に用い
られるプロセッサ内部の一例ブロック図、第7図は本発
明による全データ転送処理フローの一例を示す図である
。 1・・・プロセッサ、3・・・故障識別回路、A6・・
・全データ転送要求信号。
、第2図は従来の共通バス信号線の一例を示す図、第3
図はメツセージ信号の一例を示す図、第4図は従来のプ
ロセッサ内部ブロック図、第5図は本発明に用いられる
共通バス信号線の一例を示す図、第6図は本発明に用い
られるプロセッサ内部の一例ブロック図、第7図は本発
明による全データ転送処理フローの一例を示す図である
。 1・・・プロセッサ、3・・・故障識別回路、A6・・
・全データ転送要求信号。
Claims (1)
- 1 複数のプロセッサを共通バスに接続してシステムを
構成し、各プロセッサはデータ変化時のみ共通バスを通
じて他プロセツサへデータの転送を行ナウマルチプロセ
ッサシステムに於て、該共通バスに、いずれかのプロセ
ッサが停止状態から動作状態lこ移ったことを検出する
機能を有する故障識別回路を設け、該故障識別四路がい
ずれかのプロセッサの故障回復を検出した時に全データ
転送要求信号を共通バスを介してすべてのプロセッサに
出力し、各プロセッサは、全データ転送要求信号の受信
により各プロセッサが通常変化時のみ共通バスを通じて
他プロセツサへ転送するデータの現状状態値を該共通バ
スを通じて他プロセツサへ転送するようにしたことを特
徴とするマルチプロセッサシステムにおけるデータ転送
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54059154A JPS5838808B2 (ja) | 1979-05-16 | 1979-05-16 | マルチプロセツサシステムにおけるデ−タ転送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP54059154A JPS5838808B2 (ja) | 1979-05-16 | 1979-05-16 | マルチプロセツサシステムにおけるデ−タ転送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55153021A JPS55153021A (en) | 1980-11-28 |
JPS5838808B2 true JPS5838808B2 (ja) | 1983-08-25 |
Family
ID=13105144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54059154A Expired JPS5838808B2 (ja) | 1979-05-16 | 1979-05-16 | マルチプロセツサシステムにおけるデ−タ転送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5838808B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58101360A (ja) * | 1981-12-14 | 1983-06-16 | Hitachi Ltd | デ−タ処理装置 |
JPH02281367A (ja) * | 1989-04-24 | 1990-11-19 | Alpine Electron Inc | 状態再現方法 |
-
1979
- 1979-05-16 JP JP54059154A patent/JPS5838808B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS55153021A (en) | 1980-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4366535A (en) | Modular signal-processing system | |
US7020076B1 (en) | Fault-tolerant communication channel structures | |
US4363094A (en) | Communications processor | |
JP5337022B2 (ja) | フォールト・トレランス・コンピューティング・システムにおけるエラー・フィルタリング | |
US5644700A (en) | Method for operating redundant master I/O controllers | |
US5572620A (en) | Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors | |
US5905875A (en) | Multiprocessor system connected by a duplicated system bus having a bus status notification line | |
US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
JPS5838808B2 (ja) | マルチプロセツサシステムにおけるデ−タ転送方式 | |
JP3867047B2 (ja) | フォールト・トレラント計算機配列およびその作動方法 | |
US8264948B2 (en) | Interconnection device | |
JPH09114507A (ja) | プログラマブルロジックコントローラの二重化装置 | |
JP2003140704A (ja) | プロセス制御装置 | |
JP2633351B2 (ja) | 制御装置の故障検出機構 | |
Silva et al. | Master replication and bus error detection in FTT-CAN with multiple buses | |
JPS5842491B2 (ja) | マルチプロセッサシステムに於ける故障認識方式 | |
JP2642760B2 (ja) | Dma伝送データ受信装置 | |
JPS59200365A (ja) | 制御情報転送方式 | |
JPH10124338A (ja) | 並列処理装置 | |
JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
KR20000041926A (ko) | 아이피씨 시스템에서 특정 프로세서에 대한 재시동장치 및방법 | |
JP3127939B2 (ja) | イベント情報伝送装置 | |
JPS59132052A (ja) | 多重化演算処理装置 | |
GB1600755A (en) | Communications processor | |
JPS63301698A (ja) | ポ−リング監視装置 |