JP2003140704A - プロセス制御装置 - Google Patents

プロセス制御装置

Info

Publication number
JP2003140704A
JP2003140704A JP2001340986A JP2001340986A JP2003140704A JP 2003140704 A JP2003140704 A JP 2003140704A JP 2001340986 A JP2001340986 A JP 2001340986A JP 2001340986 A JP2001340986 A JP 2001340986A JP 2003140704 A JP2003140704 A JP 2003140704A
Authority
JP
Japan
Prior art keywords
request
controllers
controller
interface
network interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001340986A
Other languages
English (en)
Inventor
Naoki Otsuka
尚樹 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamatake Industrial Systems Co Ltd
Original Assignee
Yamatake Industrial Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamatake Industrial Systems Co Ltd filed Critical Yamatake Industrial Systems Co Ltd
Priority to JP2001340986A priority Critical patent/JP2003140704A/ja
Publication of JP2003140704A publication Critical patent/JP2003140704A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 異常が生じた場合でも無瞬断でプロセス制御
を続行する。 【解決手段】 このプロセス制御装置は、ネットワーク
インタフェース10が制御LAN3を介して受信した監
視装置2のリクエストを3つのコントローラ20の各々
に与え、このリクエストに対する3つのコントローラ2
0の各々からの応答の中から多数決によって定まる1つ
の応答を制御LAN3に出力して監視装置2へ回答し、
3つのコントローラ20の各々がネットワークインタフ
ェース10から与えられたリクエストに対して演算を行
い、リクエストに対する応答をネットワークインタフェ
ース10に出力するとともに、演算結果を制御データと
してプロセス機器インタフェース30に出力し、プロセ
ス機器インタフェース30が3つのコントローラ20の
各々からの制御データの中から多数決によって定まる1
つの制御データをIOバス5に出力してプロセス機器4
を制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プロセス制御装置
に関し、特に冗長構成を有するプロセス制御装置に関す
る。
【0002】
【従来の技術】従来、プラントなどのプロセス制御に用
いるプロセス制御装置において、高信頼性を要求される
場合には制御演算を行うコントローラを複数備えた冗長
構造をもつものが用いられている。このような冗長構造
をもつ従来のプロセス制御装置は、マスターとスレーブ
の2つのコントローラを備え、マスターコントローラに
異常が発生すると待機中のスレーブコントローラに切り
替わるマスタースレーブ型が一般的である。
【0003】
【発明が解決しようとする課題】しかしながら、マスタ
ースレーブ型のプロセス制御装置は、コントローラがマ
スターからスレーブに切り替わる際、マスターの停止を
検出後に待機していたスレーブが処理を開始するので、
制御空白時間が生じるため、プロセスの制御周期が短い
プロセス制御には使用できないという問題があった。こ
のため、稼働中のコントローラに異常が生じた場合でも
制御空白時間の生じないプロセス制御装置が求められて
いた。本発明は、このような課題を解決するためになさ
れたものであり、稼働中のコントローラに異常が生じた
場合でも無瞬断でプロセス制御の継続が可能な信頼性の
高いプロセス制御装置を提供することを目的とする。
【0004】
【課題を解決するための手段】上述した課題を解決する
ために、本発明のプロセス制御装置は、ネットワークを
介してリクエストを受信するとともに、プロセス機器が
接続される通信路に制御データを出力するプロセス制御
装置であって、ネットワークに接続されるネットワーク
インタフェースと、通信路に接続されるプロセス機器イ
ンタフェースと、ネットワークインタフェースとプロセ
ス機器インタフェースとに接続され、ネットワークイン
タフェースを介して与えられたリクエストに対して演算
を行い、リクエストに対する応答をネットワークインタ
フェースに出力するとともに、演算結果を制御データと
してプロセス機器インタフェースに出力するN個(Nは
3以上の自然数)のコントローラとを備え、ネットワー
クインタフェースは、ネットワークから受信したリクエ
ストをコントローラの各々に与え、このリクエストに対
するコントローラの各々からの応答の中から多数決によ
って定まる1つの応答をネットワークに出力し、プロセ
ス機器インタフェースは、コントローラの各々からの制
御データの中から多数決によって定まる1つの制御デー
タを通信路に出力することによって特徴づけられる。こ
の場合、多数決の判定は、コントローラの各々からの出
力データを比較し、2つ以上のコントローラからの出力
データが一致した場合に一致したデータを多数のデータ
と決することにより行う。
【0005】このプロセス制御装置の一構成例は、コン
トローラがリクエストとリクエストに対する応答と演算
結果とを格納する記憶手段を有し、ネットワークインタ
フェースが記憶手段の記憶内容が正しいか否かの確認を
行う診断手段を有する。診断手段の一構成例は、各々の
コントローラの記憶手段からデータを読み出し、多数決
によって定まる1つのデータを出力したコントローラの
記憶手段を正常と診断する。これらのプロセス制御装置
の一構成例は、ネットワークインタフェースおよびプロ
セス機器インタフェースの少なくとも一方が多重化され
ている。
【0006】
【発明の実施の形態】以下に図を用いて発明の実施の形
態を説明する。まず、本発明のプロセス制御装置の第1
の実施の形態について説明する。図1は、本発明のプロ
セス制御装置の第1の実施の形態を示すブロック図であ
る。同図において、プロセス制御装置1は、1つのネッ
トワークインタフェース10と、3つの同一構成のコン
トローラ20(コントローラA,コントローラB,コン
トローラC)と、1つのプロセス機器インタフェース3
0を備えている。
【0007】ネットワークインタフェース10と3つの
コントローラ20は、内部LAN(Local Area Networ
k)40に接続されており、相互通信可能に構成されて
いる。プロセス機器インタフェース30は、3つのコン
トローラ20と個別にUSB(Universal Serial Bus)
などのデータ通信路50で接続されており、これらとの
間で1対1の通信が可能に構成されている。また、ネッ
トワークインタフェース10と3つのコントローラ20
とプロセス機器インタフェース30は、図示しないバス
に接続されている。さらに、ネットワークインタフェー
ス10は、監視装置2が接続された外部の制御LAN3
に接続されており、プロセス機器インタフェース30
は、プロセス機器4が接続された外部のIOバス5に接
続されている。
【0008】このような構成において、このプロセス制
御装置1は、ネットワークインタフェース10が制御L
AN3を介して受信した監視装置2のリクエストを3つ
のコントローラ20の各々に与えるとともに、このリク
エストに対する3つのコントローラ20の各々からの応
答の中から多数決によって定まる1つの応答を制御LA
N3に出力して監視装置2へ回答する。3つのコントロ
ーラ20は、いずれも同じデータベースをもち、各々が
ネットワークインタフェース10から与えられたリクエ
ストの処理を行い、リクエストに対する応答をネットワ
ークインタフェース10に出力する。また、プロセス機
器4に対するコマンド生成やプロセス制御の演算を行
い、生成したコマンドや演算結果を制御データとしてプ
ロセス機器インタフェース30に出力する。
【0009】プロセス機器インタフェース30は、3つ
のコントローラ20の各々から出力される制御データの
中から多数決によって定まる1つの制御データをIOバ
ス5に出力してプロセス機器4を制御する。これによ
り、コントローラ20の1つに異常が生じ、他の2つと
異なる応答や制御データを出力した場合であっても、監
視装置2やプロセス機器4へ正常な応答や制御データを
途切れることなく出力することができる。
【0010】次に、ネットワークインタフェース10に
ついて図2を参照して詳細に説明する。図2は、図1の
ネットワークインタフェース10の機能ブロック図であ
る。図2に示すように、ネットワークインタフェース1
0は、応答/リクエスト送受信部11、負荷チェック部
12、リクエスト配信部13、応答受信部14、応答比
較部15及び異常通知部16を備えている。
【0011】監視装置2が制御LAN3に出力したリク
エストは、応答/リクエスト送受信部11で受信され、
負荷チェック部12に送られる。負荷チェック部12
は、コントローラ20ごとの処理状況(処理負荷)をチ
ェックし、稼働中のすべてのコントローラ20が送られ
たリクエストを受入れ可能な状態のときは、応答/リク
エスト送受信部11から送られたリクエストをリクエス
ト配信部13へ転送し、稼働中で受入れ不可能な状態の
コントローラがあるときは応答/リクエスト送受信部1
1へ当該リクエストの受入れ不可を通知するとともに、
このリクエストを消去する。
【0012】この場合、負荷チェック部12は、コント
ローラ20が実行中のリクエストの数が所定数以下のと
き、次のリクエストを受入れ可能と判定する。実行中の
リクエストの数は、例えば転送したリクエスト数から応
答数を差し引いて求める。応答数は、後述する応答受信
部14から入力される。応答/リクエスト送受信部11
は、リクエストの受入れ不可が通知されると、リクエス
ト元へリクエスト実行不可を通知する。
【0013】リクエスト配信部13は、負荷チェック部
12から転送されたリクエストに処理すべきタイミング
を示す処理タイミング情報を付加した後、内部LAN4
0を介して3つのコントローラ20に同報配信する。こ
の場合、処理タイミング情報は、1制御周期中における
処理タイミングを示す3bitコードであり、リクエス
ト配信部13は後述するプロセス機器インタフェース3
0が図示しないバス上にパラレル出力する3bitの処
理タイミング信号103の現在値を参照し、リクエスト
を実行するタイミングとして将来生成される処理タイミ
ング信号の値を設定する。付加する処理タイミング情報
には、リクエストを実行するタイミングやリクエストの
応答を送信するタイミングが含まれる。
【0014】一方、3つのコントローラ20の各々から
リクエストの応答が送信されると、応答受信部14が受
信し、応答比較部15に送るとともに、応答を返したコ
ントローラを負荷チェック部12に通知する。この場
合、応答受信部14は、受信した応答を一時的に保持
し、3つのコントローラ20からの応答が揃った後、応
答比較部15に送る。所定時間内に3つのコントローラ
20の内の1つから応答がなかったときは、当該コント
ローラ20を負荷チェック部12に通知するとともに、
例えばヌルデータのようなあらかじめ定めた特定のデー
タを当該コントローラ20の応答として、他の2つの応
答とともに応答比較部15に送る。
【0015】ここで、所定時間内に応答がなかったとき
に応答のないコントローラ20を負荷チェック部12に
通知するのは、負荷チェック部12で応答のないコント
ローラ20の未処理リクエストが処理されないまま残る
ことにより実行中のリクエストの数が所定数を超えて、
動作中の2つのコントローラがリクエストを実行できな
くなることを防ぐためである。
【0016】応答比較部15は、応答受信部14から送
られた3つのコントローラ20からの応答を比較し、内
容の一致する応答が2つ以上ある場合のみ応答/リクエ
スト送受信部11へこの内容の応答を1つ送る。ただ
し、一致した内容がヌルデータのようなあらかじめ定め
た特定のデータであった場合は、送信しない。応答/リ
クエスト送受信部11へ送られた応答は、制御LAN3
へ出力され、リクエスト元の監視装置2へ送信される。
また、応答比較部15は、他と異なる内容の応答を返し
たコントローラを異常通知部16へ通知する。異常通知
部16は、応答比較部15から通知されたコントローラ
に内部LAN40を介して異常通知を送信する。
【0017】このネットワークインタフェース10は、
制御LAN3用のLANインタフェースと、内部LAN
40用のLANインタフェースと、処理タイミング信号
103入力用のディジタル入力インタフェースと、ネッ
トワークインタフェース10の機能を実現するプログラ
ムを格納した不揮発性半導体メモリと、この不揮発性半
導体メモリに格納されたプログラムを実行する演算処理
装置(CPU)と、プログラム実行時の一時記憶に用い
られるRAMと、これらを接続するバスとから構成され
ている。
【0018】次に、コントローラ20について図3を参
照して詳細に説明する。図3は、図1のコントローラ2
0の機能ブロック図である。図3に示すように、コント
ローラ20は、リクエスト処理部21、データベース2
2、演算処理部23、入出力処理部24及び異常処理部
25を備えており、データベース22にはプロセス制御
条件の設定値、計測データの現在値及びプロセス機器を
制御する制御データが格納されている。この場合、内部
LAN40に出力されたリクエストは、リクエスト処理
部21で受信されてリクエスト内容が解析され、リクエ
ストに応じた処理がリクエストに付加された処理タイミ
ング情報に基づいて実行される。
【0019】例えば、リクエストがプロセス制御条件の
変更であれば、データベース22の指定された制御条件
の設定値をリクエストで指示された設定値に書き換え、
書き換えた設定値をデータベース22から読み出して応
答内容とする。また、リクエストがプロセス条件の現在
値の要求であれば、データベース22から指定されたプ
ロセス条件の現在値を読み出して応答内容とする。この
ような応答は、リクエスト処理部21により内部LAN
40に出力され、ネットワークインタフェース10へ送
信される。この場合、リクエスト処理は、プロセス機器
インタフェース30が出力する処理タイミング信号10
3を参照し、この信号の示す情報がリクエストに付加さ
れた処理タイミング情報と一致したときに実行する。
【0020】演算処理部23は、所定のタイミングでデ
ータベース22からプロセス制御条件の設定値とプロセ
ス条件の現在値を読み出し、現在値を設定値に合わせる
ために必要な制御量を算出する制御演算を行い、演算結
果を制御データとしてデータベース22に書き込む。入
出力処理部24は、所定のタイミングでデータベース2
2から制御データを読み出してプロセス機器インタフェ
ース30へ送信する。また、プロセス機器が計測したプ
ロセスデータの送信を要求するコマンドをプロセス機器
インタフェース30へ送信するとともに、プロセス機器
インタフェース30から送信されるプロセス機器が計測
したプロセスデータを受信し、現在値としてデータベー
ス22に書き込む。
【0021】また、リクエスト処理部21は、リクエス
トと同様にしてネットワークインタフェース10の異常
通知部16が送信する異常通知を受信し、異常処理部2
5に通知する。入出力処理部24は、プロセス機器イン
タフェース30から送信される情報に異常通知が含まれ
ているか否か確認し、異常通知が含まれているときは、
異常処理部25に通知する。異常処理部25は、異常通
知を受けるとコントローラ20の処理を停止させる。
【0022】このコントローラ20は、内部LAN40
用のLANインタフェースと、データ通信路50用の通
信インタフェースと、処理タイミング信号103入力用
のディジタル入力インタフェースと、コントローラ20
の機能を実現するプログラムを格納した不揮発性半導体
メモリと、この不揮発性半導体メモリに格納されたプロ
グラムを実行する演算処理装置(CPU)と、データベ
ース22の格納領域やプログラム実行時の一時記憶領域
として用いられるRAMと、これらを接続するバスとか
ら構成されている。また、このコントローラ20は、活
線挿抜可能にして、3つのコントローラのうちの1つが
故障した時はプロセス制御を継続したまま交換可能に構
成されている。
【0023】次に、プロセス機器インタフェース30に
ついて図4を参照して詳細に説明する。図4は、図1の
プロセス機器インタフェース30の機能ブロック図であ
る。図4に示すように、プロセス機器インタフェース3
0は、コントローラ通信処理部31、データ比較部3
2、IOバス入出力処理部33、異常通知部34及び処
理タイミング信号生成部35を備えている。
【0024】各コントローラ20がそれぞれのデータ通
信路50を介して送信したコマンドや制御データは、コ
ントローラ通信処理部31で受信され、データ比較部3
2に送られる。この場合、コントローラ通信処理部31
は、受信データを一時的に保持し、3つのコントローラ
20からの受信データが揃った後、データ比較部32に
送る。所定時間内に3つのコントローラ20からの受信
データが揃わなかったときは、例えばヌルデータのよう
なあらかじめ定めた特定のデータを未受信コントローラ
20の受信データとし、他の受信データとともにデータ
比較部32に送る。
【0025】データ比較部32は、コントローラ通信処
理部31から送られた3つの受信データを比較し、内容
の一致する受信データが2つ以上ある場合のみ、IOバ
ス入出力処理部33へ内容の一致した受信データを1つ
入力する。ただし、一致した内容がヌルデータのような
あらかじめ定めた特定のデータであった場合は、送信し
ない。IOバス入出力処理部33へ送られたデータは、
IOバス5へ出力され、プロセス機器4へ送信される。
また、データ比較部32は、他と異なるデータを送信し
たコントローラを異常通知部34へ通知する。異常通知
部34は、コントローラ通信処理部31を介してデータ
比較部32から通知されたコントローラ20に異常通知
を送信する。
【0026】一方、プロセス機器4がIOバス5へ出力
したデータは、IOバス入出力処理部33が受信し、コ
ントローラ通信処理部31へ送られる。コントローラ通
信処理部31は、送られたデータを3つのデータ通信路
50にそれぞれ出力し、各コントローラ20に送信す
る。処理タイミング信号生成部35は、処理タイミング
信号103を生成し、ネットワークインタフェース10
と3つのコントローラ20とプロセス機器インタフェー
ス30とに接続されているバスに出力する。
【0027】ここで、処理タイミング信号103は、例
えば3bitのパラレル信号であり、プロセス制御装置
の1制御周期中に順次3bitの組合せから得られる8
つの状態をとることにより、8個の処理タイミングを設
けるものである。なお、処理タイミング信号103は3
bitに限られるものではなく、1制御周期中に実行す
る処理の種類やコントローラ20の処理速度に応じて他
のbit数に変更してもよい。
【0028】このプロセス機器インタフェース30は、
3つのデータ通信路50用の通信インタフェースと、I
Oバス5用インタフェースと、処理タイミング信号10
3出力用のディジタル出力インタフェースと、プロセス
機器インタフェース30の機能を実現するプログラムを
格納した不揮発性半導体メモリと、この不揮発性半導体
メモリに格納されたプログラムを実行する演算処理装置
(CPU)と、プログラム実行時の一時記憶に用いられ
るRAMと、これらを接続するバスとから構成されてい
る。
【0029】次に、このプロセス制御装置の動作につい
て説明する。最初に、監視装置からのリクエストがない
ときの動作を説明する。図5は、第1の実施の形態のプ
ロセス制御装置の動作を説明するシーケンス図であり、
監視装置からのリクエストがないときの動作を示す。図
5に示すように、このプロセス制御装置は、3つのコン
トローラ(コントローラA,コントローラB,コントロ
ーラC)が並列して同じ処理を実行している。
【0030】ここで、周期n(nは自然数)の制御周期
が開始されると、各々のコントローラは、処理タイミン
グ信号が所定のタイミングとなったときにプロセス機器
インタフェースに計測データ要求のコマンドを送信す
る。プロセス機器インタフェースは、各々のコントロー
ラから送信されたコマンドの多数決を採って多数側のコ
マンドをプロセス機器に送信するとともに、このコマン
ドを受信したプロセス機器から送信される計測データを
受信し、各々のコントローラに送信する。この場合、多
数決の判定は、各々のコントローラから送信されたコマ
ンドを比較し、2つ以上のコントローラからのコマンド
が一致した場合に一致したコマンドを多数のコマンドと
決することにより行う。
【0031】各々のコントローラは、計測データを受信
するとデータベースの現在値を更新し、所定の処理タイ
ミングとなったらデータベースの設定値と現在値を入力
とする制御演算を行い、データベースの制御データを演
算結果で更新し、所定の処理タイミングとなったときに
この制御データをプロセス機器インタフェースに送信す
る。プロセス機器インタフェースは、各々のコントロー
ラから送信された制御データの多数決を採って多数側の
制御データをプロセス機器に送信し、プロセス機器を制
御する。この場合も多数決の判定は、各々のコントロー
ラから送信された制御データを比較し、2つ以上のコン
トローラからの制御データが一致した場合に一致した制
御データを多数の制御データと決することにより行う。
【0032】次に、監視装置からリクエストがなされた
ときの動作を説明する。図6は、第1の実施の形態のプ
ロセス制御装置の動作を説明するシーケンス図であり、
監視装置から計測データの現在値を要求するリクエスト
がなされたときの動作を示す。図6に示すように、3つ
のコントローラ(コントローラA,コントローラB,コ
ントローラC)が周期n(nは自然数)の制御周期にお
いて同じ処理を並列に実行しているときに、ネットワー
クインタフェースがリクエストを受信すると、ネットワ
ークインタフェースは、3つのコントローラの負荷チェ
ックを行う。
【0033】負荷チェックの結果、3つのコントローラ
が共にリクエストを実行可能であれば、リクエストに処
理タイミング情報を付加して3つのコントローラに送信
する。この場合、ネットワークインタフェースは、リク
エストを実行するタイミングを指定する情報を処理タイ
ミング情報として付加するが、リクエストを実行するタ
イミングには、処理が割り当てられていない処理タイミ
ングを割り当てる。3つのコントローラは、各々リクエ
ストを受信すると、処理タイミング情報で指定された処
理タイミングでリクエストを実行する。
【0034】この場合、3つのコントローラは、それぞ
れデータベースの現在値更新後の処理タイミングで各々
のデータベースにアクセスし、現在値を読み出してネッ
トワークインタフェースへリクエストに対する応答とし
て送信する。ネットワークインタフェースは、各々のコ
ントローラから送信された応答を受信し、これらの内容
(現在値)を比較し、内容の一致する2つ以上の応答の
うちのいずれか1つを制御LANに出力し、監視装置に
送信する。この場合、応答内容は3つとも一致している
ので、3つのコントローラは、以後も図5で説明したも
のと同じ動作を行う。ここで、3つのコントローラのリ
クエスト処理以外の処理タイミングにおける処理動作
と、プロセス機器インタフェースの動作は、図5で説明
したものと同じであるので説明を省略する。
【0035】次に、ネットワークインタフェースが応答
の不一致を検出したときの動作を説明する。図7は、第
1の実施の形態のプロセス制御装置の動作を説明するシ
ーケンス図であり、ネットワークインタフェースが3つ
のコントローラからの応答に不一致を検出したときの動
作を示す。図7において、3つのコントローラがリクエ
ストに付加された処理タイミング情報で指定された処理
タイミングでリクエストを実行し、応答をネットワーク
インタフェースに送信するまでは、図6での説明と同じ
であるので、説明を省略する。
【0036】ネットワークインタフェースが各々のコン
トローラから送信された応答を受信した後、これらの内
容(現在値)を比較し、コントローラAの応答内容が他
の2つのコントローラの応答内容と一致しないことを検
出すると、ネットワークインタフェースは、内容が一致
したコントローラBとコントローラCの応答をリクエス
トに対する応答として制御LANに出力し、監視装置に
送信するとともに、コントローラAに異常通知を送信す
る。
【0037】コントローラAは、異常通知を受信すると
異常処理を実行し、制御演算処理からの切り離しを行
う。一方、コントローラBとコントローラCは、以後も
図5で説明したものと同じ動作を行う。ネットワークイ
ンタフェースとプロセス機器インタフェースは、コント
ローラAが切り離された後も、コントローラBとコント
ローラCの応答や制御データが一致している限り以前と
同じ動作を行い、プロセス制御装置全体として無瞬断の
プロセス制御を続行する。
【0038】次に、プロセス機器インタフェースが3つ
のコントローラ間でコマンドや制御データに不一致を検
出したときの動作を説明する。図8は、第1の実施の形
態のプロセス制御装置の動作を説明するシーケンス図で
あり、プロセス機器インタフェースが3つのコントロー
ラ間でコマンドや制御データに不一致を検出したときの
動作を示す。図8において、3つのコントローラが所定
の処理タイミングで指定された制御演算を実行し、演算
結果の制御データをプロセス機器インタフェースに送信
するまでは、図5での説明と同じであるので、説明を省
略する。
【0039】プロセス機器インタフェースが各々のコン
トローラから送信されたコマンドや制御データを受信し
た後、これらの内容を比較し、コントローラCの内容が
他の2つのコントローラの内容と一致しないことを検出
すると、プロセス機器インタフェースは、内容が一致し
たコントローラAとコントローラBのコマンドや制御デ
ータをIOバスに出力し、プロセス機器に送信するとと
もに、コントローラCに異常通知を送信する。
【0040】コントローラCは、異常通知を受信すると
異常処理を実行し、制御演算処理からの切り離しを行
う。一方、コントローラAとコントローラBは、以後も
図5で説明したものと同じ動作を行う。ネットワークイ
ンタフェースとプロセス機器インタフェースは、コント
ローラCが切り離された後も、コントローラAとコント
ローラBの応答や制御データが一致している限り以前と
同じ動作を行い、プロセス制御装置全体として無瞬断の
プロセス制御を続行する。
【0041】以上説明したように、この実施の形態のプ
ロセス制御装置は、制御演算処理を行うコントローラを
3つ並列動作させるとともに、これらの出力するデータ
を比較し、2つ以上が一致している間、動作を続けるよ
うにしたので、コントローラの1つに異常が生じて制御
演算処理から切り離されても、無瞬断でプロセス制御を
続行可能である。なお、この実施の形態では、コントロ
ーラを3つ並列動作させるものとして説明したが、この
数は3つに限られるものではなく、3以上であればよ
い。並列動作させるコントローラの数を3より増やすに
したがい、無瞬断のプロセス制御を続行するのに許容さ
れるコントローラの異常発生数を増やすことができる。
よって、プロセス制御装置に求められる信頼性とコント
ローラの信頼性とに基づいて、最適な個数を選択すれば
よい。
【0042】また、制御演算処理を行うコントローラを
並列実行による冗長構成としたので、ネットワークイン
タフェースとプロセス機器インタフェースの信頼性を確
保することで、コントローラに高信頼性を求めなくとも
プロセス制御装置全体としての信頼性を確保することが
できる。このため、コントローラに低価格の市販製品を
用いることができ、信頼性を確保したままコストを下げ
ることができる。また、世代交代の早い市販製品の利用
が可能となることで、半導体技術の向上による処理能力
の向上がタイムリーにでき、製品開発期間の短縮も可能
となる。
【0043】また、ネットワークインタフェースとプロ
セス機器インタフェースにより、コントローラの出力が
正常であることを常時確認しているため、プロセス制御
装置として十分な信頼性が確保できるので、コントロー
ラの使用するメモリシステムにエラー訂正機能を設けな
くてもよく、また、エラー訂正機能では訂正不可能な宇
宙線などに起因すると考えられるマルチビットエラーに
も対処でき、より低コスト化を図ることができる。
【0044】次に、本発明の第2の実施の形態について
説明する。この実施の形態のプロセス制御装置が第1の
実施の形態と異なる点は、3つのコントローラのデータ
ベースがそれぞれ正しいか否かの確認を行う自己診断機
能を有することである。この自己診断機能は、図2で示
したネットワークインタフェース10の応答/リクエス
ト送受信部11に、図3で示したデータベース22のデ
ータを所定単位ごとに順次送信させるリクエストを所定
間隔で発行するとともに、このリクエストに応じて応答
/リクエスト送受信部11へ送られたデータを破棄する
機能を設けることにより実現することができる。すなわ
ち、ネットワークインタフェース10の機能を実現する
プログラムを格納した不揮発性半導体メモリに、この自
己診断機能を実現するプログラムを加えればよい。
【0045】この場合、応答/リクエスト送受信部11
が発行する自己診断機能のリクエストは、負荷チェック
部12の働きによりコントローラ20の負荷が軽いとき
のみ3つのコントローラ20へ送信される。コントロー
ラ20へ送信されたリクエストは、所定のタイミングで
リクエスト処理部により実行され、データベース22の
データが所定単位ごとに読み出されて順次ネットワーク
インタフェース10へ送信させる。3つのコントローラ
20から送信されたデータベース22のデータは、応答
比較部15で比較され、不一致の検出されたコントロー
ラが異常通知部16に通知される。これにより、異常通
知部16が当該コントローラに異常通知を送信し、異常
通知を受信したコントローラは、異常処理を実行し制御
演算処理からの切り離しを行う。
【0046】この実施の形態によれば、3つのコントロ
ーラ20のデータベース22のデータ比較をバックグラ
ンドで行うことで、データベース22のデータを格納す
るRAMのエラーなどを検出することができる。このた
め、頻繁に使用されない領域で発生したエラーを検出で
き、異常の生じたコントローラ20を除くことができ
る。
【0047】次に、本発明の第3の実施の形態について
説明する。図9は、本発明のプロセス制御装置の第3の
実施の形態を示すブロック図である。この実施の形態の
プロセス制御装置6が第1の実施の形態と異なる点は、
ネットワークインタフェース10、プロセス機器インタ
フェース30、内部LAN40及びデータ通信路50を
それぞれ冗長構成としたことである。図9において、こ
のプロセス制御装置6は、2つの同一構成のネットワー
クインタフェース10(ネットワークインタフェース
A,ネットワークインタフェースB)と、3つの同一構
成のコントローラ20(コントローラA,コントローラ
B,コントローラC)と、2つの同一構成のプロセス機
器インタフェース30(プロセス機器インタフェース
A,プロセス機器インタフェースB)を備えている。
【0048】2つのネットワークインタフェース10
は、系統の異なる内部LAN40(A系内部LAN,B
系内部LAN)を介して3つのコントローラ20と接続
されており、それぞれ3つのコントローラ20と相互通
信可能に構成されている。この場合、ネットワークイン
タフェースAはA系内部LANを介し、ネットワークイ
ンタフェースBはB系内部LANを介して、3つのコン
トローラ20と接続されている。
【0049】2つのプロセス機器インタフェース30
は、それぞれ3つのコントローラ20と個別にデータ通
信路50で接続されており、これらとの間で1対1の通
信が可能に構成されている。また、2つのプロセス機器
インタフェース30の間に制御信号線60が接続されて
おり、相互に制御信号の伝達が可能に構成されている。
さらに、2つのプロセス機器インタフェース30は、各
々が系統の異なる図示しないバスを介して2つのネット
ワークインタフェース10と3つのコントローラ20に
接続されている。
【0050】また、2つのネットワークインタフェース
10は、系統の異なる制御LAN3(A系制御LAN,
B系制御LAN)を介して監視装置2と接続されてお
り、それぞれ監視装置2と相互通信可能に構成されてい
る。この場合、ネットワークインタフェースAはA系制
御LANを介し、ネットワークインタフェースBはB系
制御LANを介して、監視装置2と接続されている。2
つのプロセス機器インタフェース30は、各々がプロセ
ス機器4の接続された外部の2つのIOバス5(A系I
Oバス,B系IOバス)に接続されている。
【0051】このプロセス制御装置6は、2つのネット
ワークインタフェース10と3つのコントローラ20が
並列に動作し、2つのプロセス機器インタフェース30
の一方がマスターとして常時動作し、他方がスレーブと
して待機している。2つのネットワークインタフェース
10は、それぞれ系統の異なる制御LAN3を介して受
信した監視装置2のリクエストを別々に3つのコントロ
ーラ20の各々に与えるとともに、このリクエストに対
する3つのコントローラ20の各々からの応答の中から
多数決によって定まる1つの応答を各々が接続された制
御LAN3に出力して監視装置2へ回答する。
【0052】2つのネットワークインタフェース10が
第1の実施の形態若しくは第2の実施の形態で説明した
ものと異なる点は、処理タイミング信号入力用のディジ
タル入力インタフェースを2系統有し、マスターとスレ
ーブの両方のプロセス機器インタフェース30から出力
される処理タイミング信号が入力され、マスター側の処
理タイミング信号が入力されなくなったときに、スレー
ブ側の処理タイミング信号に基づいて処理を続行するよ
うにしたことである。
【0053】3つのコントローラ20は、各々が2つの
ネットワークインタフェース10から与えられた同じリ
クエストのうち、先に与えられたリクエストのみ処理を
行い、このリクエストに対する応答を2つのネットワー
クインタフェース10に出力する。また、プロセス機器
4に対するコマンド生成やプロセス制御の演算を行い、
生成したコマンドや演算結果を制御データとして2つの
プロセス機器インタフェース30に出力する。
【0054】ここで、2つのネットワークインタフェー
ス10から与えられた同じリクエストのうち、先に与え
られたリクエストのみ処理を行うことができるのは、監
視装置の送信するリクエストがA系とB系で同じメッセ
ージヘッダを有するため、応答/リクエスト送受信部1
1が同じメッセージを受信した場合、後から受信したメ
ッセージを先に受信したものと同じメッセージと判定
し、無視するためである。
【0055】3つのコントローラ20が第1の実施の形
態若しくは第2の実施の形態で説明したものと異なる点
は、内部LAN40用のLANインタフェースと、デー
タ通信路50用の通信インタフェースと、処理タイミン
グ信号103入力用のディジタル入力インタフェースと
をそれぞれ2系統有し、応答/リクエスト送受信部11
が2つの内部LAN40を介して送受信を行うことと、
入出力処理部24が2つのデータ通信路50を介して送
受信を行うことと、マスターとスレーブの両方のプロセ
ス機器インタフェース30から出力される処理タイミン
グ信号が入力され、マスター側の処理タイミング信号が
入力されなくなったときに、スレーブ側の処理タイミン
グ信号に基づいて処理を続行するようにしたことであ
る。
【0056】プロセス機器インタフェース30は、マス
ター側が3つのコントローラ20の各々から出力される
制御データの中から多数決によって定まる1つの制御デ
ータを2つのIOバス5に出力してプロセス機器4を制
御し、スレーブ側が制御信号線60を介してマスター側
の動作を確認する待機動作を行う。スレーブ側のプロセ
ス機器インタフェース30は、マスター側の動作停止を
検出するとマスターに切り替わる。また、2つのプロセ
ス機器インタフェース30は、マスター側かスレーブ側
かにかかわらず各々が接続された図示しないバスに処理
タイミング信号を出力している。
【0057】2つのプロセス機器インタフェース30が
第1の実施の形態若しくは第2の実施の形態で説明した
ものと異なる点は、IOバス5用インタフェースを2系
統有し、制御データを2つのIOバス5に出力可能に構
成したことと、制御信号線60用のディジタル入出力イ
ンタフェースを有し、マスター・スレーブ切替可能に構
成したことである。マスター・スレーブ切替は、例え
ば、マスターのときは常時、動作中を示す信号をディジ
タル入出力インタフェースに出力し、スレーブのときは
常時、ディジタル入出力インタフェースに入力する信号
を監視し、信号の入力が途絶すると自身をマスターに切
り替えるプログラムを不揮発性半導体メモリに格納して
おき、CPUがこのプログラムを実行するようにしてお
くことにより行うことができる。
【0058】このように構成したので、この実施の形態
のプロセス制御装置は、ネットワークインタフェース1
0、制御LAN3及び内部LAN40のいずれかで異常
が生じた場合であっても、監視装置2との通信が途絶す
ることがないので、正常に処理を続行することができ
る。また、動作中のプロセス機器インタフェース30に
異常が生じた場合であっても、待機中のプロセス機器イ
ンタフェース30によって処理を続行することができ
る。このように、この実施の形態のプロセス制御装置
は、コントローラ20の1つに異常が生じて制御演算処
理から切り離されても、無瞬断でプロセス制御を続行可
能であるだけでなく、3つのコントローラ20に接続さ
れたインタフェース部分に異常が生じた場合にも処理を
続行することができる。このため、第1の実施の形態に
比べて、さらに信頼性を向上することができる。
【0059】この実施の形態では、3つのコントローラ
20に接続されるものをすべて冗長構成としたが、必ず
しもすべてを冗長構成としなくともよい。プロセス制御
装置として要求される信頼性と、3つのコントローラ2
0に接続されるものの個々の信頼性とを勘案して必要な
箇所のみ冗長構成とすることにより、必要とされる信頼
性を最小限のコスト上昇で得ることができる。例えば、
プロセス制御装置を2つの同一構成のネットワークイン
タフェース10(ネットワークインタフェースA,ネッ
トワークインタフェースB)と、3つの同一構成のコン
トローラ20(コントローラA,コントローラB,コン
トローラC)と、1つのプロセス機器インタフェース3
0とで構成してもよいし、1つのネットワークインタフ
ェース10と、3つの同一構成のコントローラ20(コ
ントローラA,コントローラB,コントローラC)と、
2つの同一構成のプロセス機器インタフェース30(プ
ロセス機器インタフェースA,プロセス機器インタフェ
ースB)とで構成してもよい。
【0060】
【発明の効果】以上説明したように、本発明のプロセス
制御装置は、ネットワークに接続されるネットワークイ
ンタフェースと、プロセス機器が接続される通信路に接
続されるプロセス機器インタフェースと、ネットワーク
インタフェースとプロセス機器インタフェースとに接続
され、ネットワークインタフェースを介して与えられた
リクエストに対する演算を行い、リクエストに対する応
答をネットワークインタフェースに出力するとともに、
演算結果を制御データとしてプロセス機器インタフェー
スに出力するN個(Nは3以上の自然数)のコントロー
ラとを備え、ネットワークインタフェースは、ネットワ
ークから受信したリクエストをコントローラの各々に与
え、このリクエストに対するコントローラの各々からの
応答の中から多数決によって定まる1つの応答をネット
ワークに出力し、プロセス機器インタフェースは、コン
トローラの各々からの制御データの中から多数決によっ
て定まる1つの制御データをプロセス機器が接続される
通信路に出力するようにしたので、コントローラの1つ
に異常が生じて制御演算処理から切り離されても、無瞬
断でプロセス制御を続行可能である。
【0061】また、コントローラは、リクエストとリク
エストに対する応答と演算結果とを格納する記憶手段を
有し、ネットワークインタフェースは、記憶手段の記憶
内容が正しいか否かの確認を行う診断手段を有するの
で、コントローラが制御演算に用いる記憶手段のエラー
を検出でき、異常の生じたコントローラを除くことがで
きる。
【0062】また、ネットワークインタフェースおよび
プロセス機器インタフェースの少なくとも一方を多重化
したので、コントローラの1つに異常が生じて制御演算
処理から切り離されても、無瞬断でプロセス制御を続行
可能であるだけでなく、コントローラに接続されたイン
タフェース部分に異常が生じた場合にも処理を続行する
ことができ、さらに信頼性を向上することができる。
【図面の簡単な説明】
【図1】 本発明のプロセス制御装置の第1の実施の形
態を示すブロック図である。
【図2】 図1のネットワークインタフェースの機能ブ
ロック図である。
【図3】 図1のコントローラの機能ブロック図であ
る。
【図4】 図1のプロセス機器インタフェースの機能ブ
ロック図である。
【図5】 第1の実施の形態のプロセス制御装置の動作
を説明するシーケンス図である。
【図6】 第1の実施の形態のプロセス制御装置の動作
を説明するシーケンス図である。
【図7】 第1の実施の形態のプロセス制御装置の動作
を説明するシーケンス図である。
【図8】 第1の実施の形態のプロセス制御装置の動作
を説明するシーケンス図である。
【図9】 本発明のプロセス制御装置の第3の実施の形
態を示すブロック図である。
【符号の説明】
1,6…プロセス制御装置、2…監視装置、3…制御L
AN、4…プロセス機器、5…IOバス、10…ネット
ワークインタフェース、11…応答/リクエスト送受信
部、12…負荷チェック部、13…リクエスト配信部、
14…応答受信部、15…応答比較部、16,34…異
常通知部、20…コントローラ、21…リクエスト処理
部、22…データベース、23…演算処理部、24…入
出力処理部、25…異常処理部、30…プロセス機器イ
ンタフェース、31…コントローラ通信処理部、32…
データ比較部、33…IOバス入出力処理部、35…処
理タイミング信号生成部、40…内部LAN、50…デ
ータ通信路、60…制御信号線、103…処理タイミン
グ信号。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5B034 AA05 5B083 AA05 CC04 DD10 EE02 EF14 5H209 BB01 CC07 CC09 CC11 DD04 DD11 EE11 EE20 GG04 GG11 SS01 SS02 SS04 SS07 TT04

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ネットワークを介してリクエストを受信
    するとともに、プロセス機器が接続される通信路に制御
    データを出力するプロセス制御装置であって、 前記ネットワークに接続されるネットワークインタフェ
    ースと、 前記通信路に接続されるプロセス機器インタフェース
    と、 前記ネットワークインタフェースと前記プロセス機器イ
    ンタフェースとに接続され、前記ネットワークインタフ
    ェースを介して与えられたリクエストに対して演算を行
    い、前記リクエストに対する応答を前記ネットワークイ
    ンタフェースに出力するとともに、演算結果を制御デー
    タとして前記プロセス機器インタフェースに出力するN
    個(Nは3以上の自然数)のコントローラとを備え、 前記ネットワークインタフェースは、前記ネットワーク
    から受信したリクエストを前記コントローラの各々に与
    え、このリクエストに対する前記コントローラの各々か
    らの応答の中から多数決によって定まる1つの応答を前
    記ネットワークに出力し、 前記プロセス機器インタフェースは、前記コントローラ
    の各々からの制御データの中から多数決によって定まる
    1つの制御データを前記通信路に出力することを特徴と
    するプロセス制御装置。
  2. 【請求項2】 請求項1に記載されたプロセス制御装置
    において、 前記コントローラは、前記リクエストと前記リクエスト
    に対する応答と前記演算結果とを格納する記憶手段を有
    し、 前記ネットワークインタフェースは、前記記憶手段の記
    憶内容が正しいか否かの確認を行う診断手段を有するこ
    とを特徴とするプロセス制御装置。
  3. 【請求項3】 請求項1又は2に記載されたプロセス制
    御装置において、 前記ネットワークインタフェースおよび前記プロセス機
    器インタフェースの少なくとも一方は多重化されている
    ことを特徴とするプロセス制御装置。
JP2001340986A 2001-11-06 2001-11-06 プロセス制御装置 Pending JP2003140704A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340986A JP2003140704A (ja) 2001-11-06 2001-11-06 プロセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340986A JP2003140704A (ja) 2001-11-06 2001-11-06 プロセス制御装置

Publications (1)

Publication Number Publication Date
JP2003140704A true JP2003140704A (ja) 2003-05-16

Family

ID=19155102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340986A Pending JP2003140704A (ja) 2001-11-06 2001-11-06 プロセス制御装置

Country Status (1)

Country Link
JP (1) JP2003140704A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009040199A (ja) * 2007-08-08 2009-02-26 Mitsubishi Electric Corp 運行管理用フォルトトレラントシステム
JP2010250825A (ja) * 2009-04-14 2010-11-04 Fisher Rosemount Syst Inc インターフェースアクセス制御に階層型セキュリティを提供する方法および装置
WO2012127652A1 (ja) * 2011-03-23 2012-09-27 株式会社日立製作所 計算機システム、データ処理方法、及びデータ処理プログラム
WO2021166373A1 (ja) * 2020-02-20 2021-08-26 株式会社日立製作所 制御装置
JP7430694B2 (ja) 2021-11-05 2024-02-13 株式会社安川電機 制御システム、制御方法、及びプログラム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009040199A (ja) * 2007-08-08 2009-02-26 Mitsubishi Electric Corp 運行管理用フォルトトレラントシステム
JP2010250825A (ja) * 2009-04-14 2010-11-04 Fisher Rosemount Syst Inc インターフェースアクセス制御に階層型セキュリティを提供する方法および装置
US8887242B2 (en) 2009-04-14 2014-11-11 Fisher-Rosemount Systems, Inc. Methods and apparatus to provide layered security for interface access control
WO2012127652A1 (ja) * 2011-03-23 2012-09-27 株式会社日立製作所 計算機システム、データ処理方法、及びデータ処理プログラム
JP5416863B2 (ja) * 2011-03-23 2014-02-12 株式会社日立製作所 計算機システム、データ処理方法、及びデータ処理プログラム
WO2021166373A1 (ja) * 2020-02-20 2021-08-26 株式会社日立製作所 制御装置
JP7312127B2 (ja) 2020-02-20 2023-07-20 株式会社日立製作所 制御装置
JP7430694B2 (ja) 2021-11-05 2024-02-13 株式会社安川電機 制御システム、制御方法、及びプログラム

Similar Documents

Publication Publication Date Title
US5148433A (en) Transfer network interface
US4979108A (en) Task synchronization arrangement and method for remote duplex processors
US5379278A (en) Method of automatic communications recovery
US5644700A (en) Method for operating redundant master I/O controllers
EP0580938B1 (en) Duplex communication control device
US7853824B2 (en) Dual computer for system backup and being fault-tolerant
KR100976710B1 (ko) 차량용 게이트웨이 장치
JP2003140704A (ja) プロセス制御装置
JP3884643B2 (ja) プロセス制御装置
JP2001060160A (ja) 制御装置のcpu二重化システム
JP3706332B2 (ja) プロセス制御装置
US7000049B1 (en) Systems and methods for reliably selecting bus mastership in a fault tolerant manner
JP3127941B2 (ja) 二重化装置
CN110928217A (zh) 一种应用于航空电热控制系统的cpu三余度表决电路
JP2000040013A (ja) 二重化通信システムの回線異常検出方法
CN114338265B (zh) 一种基于ttp/c总线的程序下载系统及方法
JP4566531B2 (ja) シリアル通信二重系制御装置
JP3884642B2 (ja) コントローラ及び多重化並列処理方法
JPH06175868A (ja) 二重化計算機故障監視方法
JPS60245001A (ja) 多重化制御装置
JPH07114521A (ja) マルチマイクロコンピュータシステム
JP2771385B2 (ja) データ伝送装置
JPH0756762A (ja) データ伝送装置
JP2001043200A (ja) データ伝送装置およびデータ伝送方法
JPH0844636A (ja) バスインタフェース装置及び同バスインタフェース装置を複数備えた情報処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704