JPS5852263B2 - プロセッサバス接続方式 - Google Patents

Description

【発明の詳細な説明】 本発明は待機予備方式の系構成をもつ二重化した処理装
置に、系共通の入出力制御装置を系対応のプロセッサバ
スに接続するためのプロセッサバス接続方式に関するも
のである。

従来、待機予備方式の系構成すなわち、０系と１系の二
重化した処理装置にシステムの使用目的上、系共通の入
出力制御装置を接続する場合、例えば第１図に示すよう
に、二重化構成をとる処理装置ＣＣ６、ＣＣ１からのび
る系対応のプロセッサバスＰＲＢｏ、ＰＲＢ１にプロセ
ッサバス切替装置ＳＷが接続され、さらに該プロセッサ
バス切替装置ＳＷを介して入出力制御装置ｌ０Ｃ１およ
び該入出力制御装置ＩＯＣの配下として入出力装置ＩＯ
を接続する構成をとっていた。

ここで、プロセッサバス切替装置ＳＷは、処理装置ＣＣ
ｏ、ＣＣ１からの動作状態情報ＡＣＴｏ。

ＡＣＴｌにより動作状態の処理装置ＣＣｏ、ＣＣ０対応
のプロセッサバスＰＲＢｏ、−ＰＲＢ１に入出力制御装
置ＩＯＣを接続する。

いま処理装置ＣＣ６が動作状態であれば、動作状態情報
ＡＣＴｏはオンで、動作状態情報ＡＣＴ１はオフとなる
。

従つて、プロセッサバス切替装置ＳＷは、動作状態にあ
る処理装置ＣＣｏ対応のプロセッサバスＰＲＢ。

に入出力制御装置ＩＯＣを選択接続するので、該入出力
制御装置ＩＯＣ及び該入出力制御装置ＩＯＣ配下の入出
力装置ＩＯは動作状態にある処理装置ＣＣｏによっての
み制御を受けることになる。

しかしながら、以上述べた接続方式では例えば上記入出
力制御装置ＩＯＣ又は入出力装置ＩＯが障害となり障害
の回復確認試験等を行う場合、動作状態にある処理装置
ＣＣｏ対応のプロセッサバスＰＲｎｏにしか入出力制御
装置ＩＯＣは接続できないため、待機状態にある処理装
置ＣＣ１対応のプロセッサバスＰＲＢ１と入出力制御装
置ＩＯＣを接続して処理装置ＣＣ１から障害の回復確認
試験を行うことは不可能であった。

本発明はこれらの問題点を解決するため、処理装置から
プロセッサバス切替装置に対して、系の動作／待機状態
情報及びプロセッサバスを介して入出力制御装置接続要
求信号又は入出力制御装置切断要求信号を入力させるこ
とにより待機状態にある処理装置から入出力制御装置を
制御可能にしたもので、以下、詳細に説明する。

第２図は本発明の一実施例を示すブロック図であって、
ＣＣｏは待機予備方式の系構成をもつ二重化された処理
装置の一方の処理装置であり、ＣＣ０はもう一方の処理
装置である。

Ａは処理装置ＣＣｏの動作／待機状態情報ＡＣＴｏの情
報信号線、Ｂは処理装置ＣＣ１の動作／待機状態情報Ａ
ＣＴ１の情報信号線、ＰＲＢｏは処理装置ＣＣ６と接続
されるプロセッサバス、ＰＲＢｌは処理装置ＣＣ１と接
続されるプロセッサバス、ＳＷはプロセッサバス切替装
置である。

このプロセッサバス切替装置ＳＷは、処理装置ＣＣｏか
らの入出力制御装置の接続及び切断要求信号を検出する
検出回路ＤＥＴｏ、処理装置ＣＣ１からの入出力制御装
置の接続及び切断要求信号を検出する検出回路ＤＥＴ１
、前記検出回路ＤＥＴｏの出力によってセット又はリセ
ットされ、プロセッサバスＰＲＢ。

と後述する入出力制御装置を接続するためのフリップフ
ロップＦＦｏ１前記検出回路ＤＥＴ１の出力によってセ
ット又はリセットされ、プロセッサバスＰＲＢ１と後述
する入出力制御装置を接続するためのフリップフロップ
ＦＦ□、前記フリップフロップＦＦｏの出力と情報信号
線Ａとの論理積によりフリップフロップＦＦ１をリセッ
トする論理積回路ＡＮＤｏ、前記フリップフロップＦＦ
□の出力と情報信号線Ｂとの論理積によりフリップフロ
ップＦＦｏをリセットする論理積回路ＡＮＤ１、および
前記フリップフロップＦＦｏ及びフリップフロップＦＦ
１の出力によりプロセッサＰ ＲＢｏ又はプロセッサバ
スＰＲＢ１を後述する入出力制御装置へ選択接続するセ
レクタ回路ＳＥＬより構成されている。

又、ＩＯＣは入出力制御装置であり、ＩＯは入出力装置
である。

次に、以上の構成において、処理装置ＣＣｏが動作状態
にあるとき、該処理装置ＣＣｏと入出力制御装置ＩＯＣ
をプロセッサバスＰＲＢｏを介して接続を行う場合につ
いて説明する。

処理装置ＣＣｏは、プロセッサバス切替装置ＳＷに対し
て入出力制御装置接続要求信号をプロセッサバスＰＲＢ
ｏを介して送出する。

プロセッサバス切替装置ＳＷ内の検出回路ＤＥＴｏは、
前記処理装置ＣＣｏからの情報信号線Ａに現れた動作／
待機状態情報が動作状態を示している時に上記入出力制
御装置接続要求信号をプロセッサバスＰＲＢｏを経由し
て受信すると、リードＣを介してフリップフロップＦＦ
ｏをセットする。

一方、情報信号線Ａ上の動作状態信号と、フリップフロ
ップＦＦ。

の出力との論理積回路ＡＮＤｏの出力は、フリップフロ
ップＦＦ１をリセットする。

次いで、セレクタ回路ＳＥＬは、フリップフロップＦＦ
ｏがオンでフリップフロップＦＦ１がオフという条件に
よりプロセッサバスＰＲＢｏを入出力制御装置ＩＯＣへ
選択接続する。

この様に、処理装置ＣＣ８が動作状態であるときに、入
出力制御装置接続要求信号をプロセッサバスＰＲＢｏに
送出すると、入出力制御装置ＩＯＣは無条件に前作処理
装置ＣＣｏとプロセッサバスＰＲＢｏを介して接続され
る。

又、処理装置ＣＣ１が動作状態にあるとき、該処理装置
ＣＣ０と入出力制御装置ＩＯＣをプロセッサバスＰＲＢ
１を介して接続を行う場合も上記と同じ様の手順で行え
ることは明白である。

次に、処理装置ＣＣｏが待機状態にあるとき、該処理装
置ＣＣｏと入出力制御装置ＩＯＣをプロセッサバスＰＲ
Ｂｏを介して接続を行う場合について説明する。

先ず、処理装置ＣＣｏはプロセッサバス切替装置ＳＷに
対して入出力制御装置接続要求信号をプロセッサバスＰ
ＲＢｏを介して送出する。

プロセッサバス切替装置ＳＷ内の検出回路ＤＥＴｏは、
前記処理装置ＣＣｏからの情報信号線Ａに現われた動作
／待機状態情報が待機状態を示している時に上記処理装
置ＣＣｏからの入出力制御装置接続要求信号をプロセッ
サバスＰＲＢｏを経由して受信すると、フリップフロッ
プＦＦ１がオンになっているか否かをリードＤを介して
識別する。

その結果フリップフロップＦＦ１がオフの場合にはリー
ドＣを介してフリップフロップＦＦ。

をセットする。

セレクタ回路ＳＥＬはフリップフロップＦＦｏがオンで
フリップフロップＦＦ１がオフという条件によりプロセ
ッサバスＰＲＢｏを入出力制御装置ＩＯＣへ選択接続す
る。

又、上記識別の結果、フリップフロップＦＦ１がオンの
場合は、動作状態にある処理装置ＣＣ１が人出力制御装
置ＩＯＣを使用していることを意味し、検出回路ＤＥＴ
ｏはフリップフロップＦＦ。

をセットしない。

すなわち、待機状態にある処理装置ＣＣｏと入出力制御
装置ＩＯＣはプロセッサバスＰＲＢｏを介して接続され
ない。

この様な場合に、待機状態にある処理装置ＣＣｏと入出
力制御装置ＩＯＣをプロセッサバスＰＲＢｏを介して接
続しようとするには、動作状態にある処理装置ＣＣ１か
ら入出力制御装置切断要求信号をプロセッサバスＰＲＢ
１を介して検出回路ＤＥＴ、に送出し、フリップフロッ
プＦＦ１をリセットして処理装置ＣＣ１と入出力制御装
置ＩＯＣを切り離すようにする。

すなわち、検出回路ＤＥＴ、は前記入出力制御装置切断
要求信号を受信するとリードＥを介してフリップフロッ
プＦＦ、をリセットする。

フリップフロップＦＦ、がオフになると前述の手順によ
りフリップフロップＦＦｏがセットされ、セレクタ回路
ＳＥＬにより処理装置ＣＣｏと入出力制御装置ＩＯＣは
プロセッサバスＰＲＢｏを介して接続される。

又、処理装置ＣＣ１が待機状態にあるとき、該処理装置
ＣＣ１と入出力制御装置ＩＯＣをプロセッサバスＰＲＢ
１を介して接続を行う場合も上記と同様の手順で行える
ことは明白である。

以上説明したように、本発明によれば待機予備方式の系
構成をもつ二重化された処理装置の各々から、系の動作
／待機状態情報を受信する手段と、各基のプロセッサバ
スを介して入出力制御装置接続要求信号及び入出力制御
装置切断要求信号を受信す窒手段と、各基のプロセッサ
バスと入出力制御装置とを選択接続する手段を有するこ
とにより、待機状態にある系の処理装置も入出力制御装
置とプロセッサバス接続可能となる。

また、動作状態にある系の処理装置と入出力制御装置が
プロセッサバス接続されている場合は、待機状態にある
系の処理装置と入出力制御装置とのプロセッサバス接続
は行わず動作状態にある系に影響を与えない等の利点が
ある。

【図面の簡単な説明】

第１図は従来のプロセッサバス接続方式の一実施例を示
すブロック図であり、第２図は本発明の一実施例を示す
ブロック図である。 ＣＣｏ、ＣＣ１は処理装置、Ａ、Ｂは情報信号線、ＰＲ
Ｂｏ、ＰＲＢｌはプロセッサバス、ＳＷはプロセッサバ
ス切替装置、ＤＥＴｏ、ＤＥＴｌは検出回路、ＦＦｏ、
ＦＦ１はフリップフロップ、ＳＥＬはセレクタ回路、Ｉ
ＯＣは入出力制御装置、ＩＯは入出力装置。

Claims (1)

1. 【特許請求の範囲】 １ 待機予備方式の系構成をもつ、例えば０系、１系の
   ように二重化された処理装置に、該二重化された系に共
   通に使用される装置であって、配下に入出力装置を接続
   している入出力制御装置を夫夫の系に対応のプロセッサ
   バスを介して接続するシステムにおいて、 夫々の系の動作、待機状態を検出するとともに、夫々の
   系よりプロセッサバスを介して入出力制御装置の接続及
   び切断の要求信号を検出する手段と、前記検出手段によ
   り接続及び切断信号を蓄積する手段と、更には、入出力
   制御装置とプロセッサバスとを選択接続する手段とを配
   し、これらの手段により、上記二重化された処理装置か
   らの入出力制御装置の接続要求に対しては、その処理装
   置が動作状態か、あるいは待機状態であるかに応じて入
   出力制御装置を要求のあった処理装置対応のプロセッサ
   バスに選択接続することを特徴としたプロセッサバス接
   続方式。