JP2001060160A - 制御装置のｃｐｕ二重化システム - Google Patents
制御装置のｃｐｕ二重化システムInfo
- Publication number
- JP2001060160A JP2001060160A JP11235766A JP23576699A JP2001060160A JP 2001060160 A JP2001060160 A JP 2001060160A JP 11235766 A JP11235766 A JP 11235766A JP 23576699 A JP23576699 A JP 23576699A JP 2001060160 A JP2001060160 A JP 2001060160A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- module
- counterpart
- modules
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】低コストで構築が可能であり、また柔軟にCPU
モジュールのタイプを変更することのできる制御装置の
CPU二重化システムを提供する。 【解決手段】汎用的なCPUモジュール１と、その外部に
設けられ異常診断回路２及び二重系切替え回路３を有す
るRASモジュール５によってCPU二重化システムを構成
し、異常診断回路２内に異常監視タイマ７を設ける。
モジュールのタイプを変更することのできる制御装置の
CPU二重化システムを提供する。 【解決手段】汎用的なCPUモジュール１と、その外部に
設けられ異常診断回路２及び二重系切替え回路３を有す
るRASモジュール５によってCPU二重化システムを構成
し、異常診断回路２内に異常監視タイマ７を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、高信頼性が求めら
れるプラント等の制御装置において用いられるCPU二重
化システムに関する。
れるプラント等の制御装置において用いられるCPU二重
化システムに関する。
【０００２】
【従来の技術】一般に、高い信頼性が求められるような
重要プラント等の制御装置においては、その制御演算を
行うCPUモジュールを二重に備えることが求められる。
これは、制御中（現用系）のCPUモジュールに異常が発
生した場合に、即座にもう片方の待機中（予備系）のCP
Uモジュールに制御権を移し、制御対象となるプラント
等の運転を正常に維持するためであり、そのためのシス
テムをCPU二重化システムと呼ぶ。
重要プラント等の制御装置においては、その制御演算を
行うCPUモジュールを二重に備えることが求められる。
これは、制御中（現用系）のCPUモジュールに異常が発
生した場合に、即座にもう片方の待機中（予備系）のCP
Uモジュールに制御権を移し、制御対象となるプラント
等の運転を正常に維持するためであり、そのためのシス
テムをCPU二重化システムと呼ぶ。
【０００３】図５及び図６は、従来のCPU二重化システ
ムの例を示す構成図である。図５に示すシステムでは、
CPUモジュール１に、異常診断回路２と二重系切替え回
路３を搭載している場合である。各々のCPUモジュール
１は、それぞれの異常診断回路２によって自己（自系）
の異常を監視しており、また、二重系切替え回路３を介
してもう一方（相手系）の正常／異常、及び制御／待機
の状態を監視している。ここで、現用系のCPUモジュー
ル１に異常が発生した場合や、その他の制御／待機の切
替え条件が成立した場合には、双方の二重系切替え回路
３によって予備系のCPUモジュール１へ制御権が移さ
れ、現用系と予備系が入れ替わる。
ムの例を示す構成図である。図５に示すシステムでは、
CPUモジュール１に、異常診断回路２と二重系切替え回
路３を搭載している場合である。各々のCPUモジュール
１は、それぞれの異常診断回路２によって自己（自系）
の異常を監視しており、また、二重系切替え回路３を介
してもう一方（相手系）の正常／異常、及び制御／待機
の状態を監視している。ここで、現用系のCPUモジュー
ル１に異常が発生した場合や、その他の制御／待機の切
替え条件が成立した場合には、双方の二重系切替え回路
３によって予備系のCPUモジュール１へ制御権が移さ
れ、現用系と予備系が入れ替わる。
【０００４】また、図６に示す構成では、CPUモジュー
ル１は、異常診断回路２を搭載し、CPUモジュール１の
外部に外置きの二重系切替えユニット４を配している。
各々のCPUモジュール１は、それぞれの異常診断回路２
によって自系の異常を監視しており、監視した結果を二
重系切替えユニット４へ伝える。従って、二重系切替え
ユニット４は、常に現用系、予備系双方のCPUモジュー
ル１の状態を把握している。ここで、同様に、現用系の
CPUモジュール１に異常が発生した場合や、その他の制
御／待機の切替え条件が成立した場合には、二重系切替
えユニット４によって予備系のCPUモジュール１へ制御
権が移される。
ル１は、異常診断回路２を搭載し、CPUモジュール１の
外部に外置きの二重系切替えユニット４を配している。
各々のCPUモジュール１は、それぞれの異常診断回路２
によって自系の異常を監視しており、監視した結果を二
重系切替えユニット４へ伝える。従って、二重系切替え
ユニット４は、常に現用系、予備系双方のCPUモジュー
ル１の状態を把握している。ここで、同様に、現用系の
CPUモジュール１に異常が発生した場合や、その他の制
御／待機の切替え条件が成立した場合には、二重系切替
えユニット４によって予備系のCPUモジュール１へ制御
権が移される。
【０００５】従来はこのようなCPU二重化システムを設
けることによって、CPUモジュールにおけるトラブル時
の危険回避を図っていた。
けることによって、CPUモジュールにおけるトラブル時
の危険回避を図っていた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記で
説明したCPU二重化システムは、CPUモジュール上に種々
の異常を監視できる十分な機能を有する異常診断回路、
二重系切替え回路、及び相手系との信号伝達機能を有す
る必要があり、このようなCPU二重化システムを構築す
るためには、従来、高価なFA用専用CPUモジュールを使
用するか、あるいは同等の機能を持ったCPUモジュール
を独自に開発しなければならなかった。従って、従来の
システム構成では、コストダウンを図ることができす、
またCPUモジュールのタイプを容易に変更できないとい
う問題があった。
説明したCPU二重化システムは、CPUモジュール上に種々
の異常を監視できる十分な機能を有する異常診断回路、
二重系切替え回路、及び相手系との信号伝達機能を有す
る必要があり、このようなCPU二重化システムを構築す
るためには、従来、高価なFA用専用CPUモジュールを使
用するか、あるいは同等の機能を持ったCPUモジュール
を独自に開発しなければならなかった。従って、従来の
システム構成では、コストダウンを図ることができす、
またCPUモジュールのタイプを容易に変更できないとい
う問題があった。
【０００７】そこで、本発明の目的は、低コストで構築
が可能であり、また柔軟にCPUモジュールのタイプを変
更することのできる制御装置のCPU二重化システムを提
供することである。
が可能であり、また柔軟にCPUモジュールのタイプを変
更することのできる制御装置のCPU二重化システムを提
供することである。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の一つの側面は、汎用的なCPUモジュール
と、その外部に設けられた異常診断機能及び二重系切替
え機能を有する二重系管理モジュールによってCPU二重
化システムを構成することである。従って、本発明によ
れば、低コストでCPU二重化システムを構築することが
でき、また、CPUモジュールのタイプを柔軟に変更する
ことが可能となる。
めに、本発明の一つの側面は、汎用的なCPUモジュール
と、その外部に設けられた異常診断機能及び二重系切替
え機能を有する二重系管理モジュールによってCPU二重
化システムを構成することである。従って、本発明によ
れば、低コストでCPU二重化システムを構築することが
でき、また、CPUモジュールのタイプを柔軟に変更する
ことが可能となる。
【０００９】上記の目的を達成するために、本発明の別
の側面は、二つのCPUモジュールを有し、前記二つのCPU
モジュールにおける制御／待機の状態を必要に応じて交
互に変更する制御装置のCPU二重化システムにおいて、
前記二つのCPUモジュールのそれぞれに対応する二つの
二重系管理モジュールを有し、前記二つの二重系管理モ
ジュールは、それぞれ、自系のCPUモジュールの異常状
態を検知する異常診断回路と、相手系の二重系管理モジ
ュールと信号授受を行い、自系及び相手系のCPUモジュ
ールにおける正常／異常及び制御／待機の状態を監視
し、前記自系のCPUモジュールの制御／待機状態を切替
える決定を行う二重系切替え回路を有することを特徴と
する。
の側面は、二つのCPUモジュールを有し、前記二つのCPU
モジュールにおける制御／待機の状態を必要に応じて交
互に変更する制御装置のCPU二重化システムにおいて、
前記二つのCPUモジュールのそれぞれに対応する二つの
二重系管理モジュールを有し、前記二つの二重系管理モ
ジュールは、それぞれ、自系のCPUモジュールの異常状
態を検知する異常診断回路と、相手系の二重系管理モジ
ュールと信号授受を行い、自系及び相手系のCPUモジュ
ールにおける正常／異常及び制御／待機の状態を監視
し、前記自系のCPUモジュールの制御／待機状態を切替
える決定を行う二重系切替え回路を有することを特徴と
する。
【００１０】更に、上記の発明において、その好ましい
態様は、前記異常診断回路は、それぞれ、前記自系のCP
Uモジュールによって定期的にクリアされる異常監視タ
イマを有し、前記クリアが一定時間内に行われずに前記
異常監視タイマがタイムアウトした場合に、前記自系の
CPUモジュールの状態が異常であると判断することを特
徴とする。
態様は、前記異常診断回路は、それぞれ、前記自系のCP
Uモジュールによって定期的にクリアされる異常監視タ
イマを有し、前記クリアが一定時間内に行われずに前記
異常監視タイマがタイムアウトした場合に、前記自系の
CPUモジュールの状態が異常であると判断することを特
徴とする。
【００１１】上記の目的を達成するために、本発明のさ
らに別の側面は、二つのCPUモジュールを有し、前記二
つのCPUモジュールにおける制御／待機の状態を必要に
応じて交互に変更する制御装置のCPU二重化システムに
おいて、前記二つのCPUモジュールのそれぞれに対応す
る二つの信号入出力モジュールを有し、前記二つの信号
入出力モジュールは、それぞれ、相手系の信号入出力モ
ジュールを介して、自系及び相手系のCPUモジュール間
での信号授受を行うデジタル信号入出力回路を有し、前
記二つのCPUモジュールは、それぞれ、前記相手系のCPU
モジュールの異常状態を検知するソフトウェアで構成さ
れた相手系監視手段と、前記二つの信号入出力モジュー
ルを介して、前記自系及び相手系のCPUモジュールにお
ける正常／異常及び制御／待機の状態を監視し、前記自
系のCPUモジュールの制御／待機状態を切替える決定を
行うソフトウェアで構成された二重系切替え手段を有す
ることを特徴とする。
らに別の側面は、二つのCPUモジュールを有し、前記二
つのCPUモジュールにおける制御／待機の状態を必要に
応じて交互に変更する制御装置のCPU二重化システムに
おいて、前記二つのCPUモジュールのそれぞれに対応す
る二つの信号入出力モジュールを有し、前記二つの信号
入出力モジュールは、それぞれ、相手系の信号入出力モ
ジュールを介して、自系及び相手系のCPUモジュール間
での信号授受を行うデジタル信号入出力回路を有し、前
記二つのCPUモジュールは、それぞれ、前記相手系のCPU
モジュールの異常状態を検知するソフトウェアで構成さ
れた相手系監視手段と、前記二つの信号入出力モジュー
ルを介して、前記自系及び相手系のCPUモジュールにお
ける正常／異常及び制御／待機の状態を監視し、前記自
系のCPUモジュールの制御／待機状態を切替える決定を
行うソフトウェアで構成された二重系切替え手段を有す
ることを特徴とする。
【００１２】更に、上記の発明において、その好ましい
態様は、前記相手系監視手段は、それぞれ、前記相手系
のCPUモジュールから出力された定周期パルス信号を受
信した時に前記自系のCPUモジュールによってクリアさ
れ、前記クリアが一定時間内に行われない場合にタイム
アウトすることによって前記相手系のCPUモジュールの
異常を知らせる相手系監視タイマを有することを特徴と
する。
態様は、前記相手系監視手段は、それぞれ、前記相手系
のCPUモジュールから出力された定周期パルス信号を受
信した時に前記自系のCPUモジュールによってクリアさ
れ、前記クリアが一定時間内に行われない場合にタイム
アウトすることによって前記相手系のCPUモジュールの
異常を知らせる相手系監視タイマを有することを特徴と
する。
【００１３】また、上記の発明において、別の態様は、
前記相手系監視手段は、それぞれ、前記相手系のCPUモ
ジュールから出力された定周期パルス信号のパルス幅を
チェックし、前記パルス幅の異常を検知することによっ
て前記相手系のCPUモジュールの異常を知らせる相手系
パルス幅監視ロジックを有することを特徴とする。
前記相手系監視手段は、それぞれ、前記相手系のCPUモ
ジュールから出力された定周期パルス信号のパルス幅を
チェックし、前記パルス幅の異常を検知することによっ
て前記相手系のCPUモジュールの異常を知らせる相手系
パルス幅監視ロジックを有することを特徴とする。
【００１４】本発明の更なる目的及び、特徴は、以下に
説明する発明の実施の形態から明らかになる。
説明する発明の実施の形態から明らかになる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を説明する。しかしながら、かかる実施の形
態例が、本発明の技術的範囲を限定するものではない。
なお、図において、同一又は類似のものには同一の参照
番号又は参照記号を付して説明する。
施の形態例を説明する。しかしながら、かかる実施の形
態例が、本発明の技術的範囲を限定するものではない。
なお、図において、同一又は類似のものには同一の参照
番号又は参照記号を付して説明する。
【００１６】図１は、本発明を適用したCPU二重化シス
テムの第一の実施例を示す構成図である。図に示すCPU
二重化システムは、二つのCPUモジュール１、それらと
１対１に対応するRASモジュール５、CPUモジュール１と
RASモジュール５の間をつなぐデータバス６、及び二つ
のRASモジュール５間を接続する信号線８で構成されて
いる。
テムの第一の実施例を示す構成図である。図に示すCPU
二重化システムは、二つのCPUモジュール１、それらと
１対１に対応するRASモジュール５、CPUモジュール１と
RASモジュール５の間をつなぐデータバス６、及び二つ
のRASモジュール５間を接続する信号線８で構成されて
いる。
【００１７】ここで、CPUモジュール１は、異常診断回
路などを搭載していない汎用的なものである。一方、RA
Sモジュール５は、本実施例におけるCPU二重化システム
のために開発されるものであり、いわゆるRAS（reliabi
lity, availability, serviceability）機能である異常
診断機能や二重系切替え機能を備えた二重系管理モジュ
ールである。
路などを搭載していない汎用的なものである。一方、RA
Sモジュール５は、本実施例におけるCPU二重化システム
のために開発されるものであり、いわゆるRAS（reliabi
lity, availability, serviceability）機能である異常
診断機能や二重系切替え機能を備えた二重系管理モジュ
ールである。
【００１８】RASモジュール５上には、それと対をなすC
PUモジュール１の異常診断をする異常診断回路２と二重
系切替え回路３を搭載している。なお、RASモジュール
５の異常診断回路２には、その一部として異常監視タイ
マ７が設けられている。また、RASモジュール５には、
起動時の制御／待機状態を設定するための優先系選択ス
イッチ１３と、制御／待機の状態を手動で切替えるため
の手動選択スイッチ１４が設けられている。
PUモジュール１の異常診断をする異常診断回路２と二重
系切替え回路３を搭載している。なお、RASモジュール
５の異常診断回路２には、その一部として異常監視タイ
マ７が設けられている。また、RASモジュール５には、
起動時の制御／待機状態を設定するための優先系選択ス
イッチ１３と、制御／待機の状態を手動で切替えるため
の手動選択スイッチ１４が設けられている。
【００１９】次に、本実施例におけるCPU二重化システ
ムの機能及び動作について以下に説明する。まず、RAS
モジュール５は、異常診断回路２によって常に自系のCP
Uモジュール１の異常を監視している。また、二重系切
替え回路３により、相手系の二重系切替え回路３と信号
線８を介して信号の受渡しを行い、相手系の正常／異
常、及び制御／待機の状態を監視している。従って、双
方のRASモジュール５は、常に自系及び相手系のCPUモジ
ュール１における正常／異常及び制御／待機の状態を監
視している。
ムの機能及び動作について以下に説明する。まず、RAS
モジュール５は、異常診断回路２によって常に自系のCP
Uモジュール１の異常を監視している。また、二重系切
替え回路３により、相手系の二重系切替え回路３と信号
線８を介して信号の受渡しを行い、相手系の正常／異
常、及び制御／待機の状態を監視している。従って、双
方のRASモジュール５は、常に自系及び相手系のCPUモジ
ュール１における正常／異常及び制御／待機の状態を監
視している。
【００２０】一方、CPUモジュール１は、データバス６
を介して自系のRASモジュール５にアクセスすることに
より、自系及び相手系の正常／異常及び制御／待機の状
態を把握し、その情報によって制御／待機の切替え動作
を実行する。このような状態で、現用系のCPUモジュー
ル１に異常が発生すると、自系の異常診断回路２がそれ
を検知し、その情報に基づいて二重系切替え回路３が相
手系、即ち予備系へ制御権を移す旨の信号を相手系の二
重系切替え回路３へ伝達する。相手系のCPUモジュール
１は、RASモジュール５へアクセスすることでその情報
を得、制御状態への切替え動作を実行する。
を介して自系のRASモジュール５にアクセスすることに
より、自系及び相手系の正常／異常及び制御／待機の状
態を把握し、その情報によって制御／待機の切替え動作
を実行する。このような状態で、現用系のCPUモジュー
ル１に異常が発生すると、自系の異常診断回路２がそれ
を検知し、その情報に基づいて二重系切替え回路３が相
手系、即ち予備系へ制御権を移す旨の信号を相手系の二
重系切替え回路３へ伝達する。相手系のCPUモジュール
１は、RASモジュール５へアクセスすることでその情報
を得、制御状態への切替え動作を実行する。
【００２１】このようにして、本実施例におけるCPU二
重化システムにおいては、CPUモジュール１の外部に設
けたRASモジュール５がCPU二重化システムにおける監視
及び切替えの基本機能を担っている。しかし、このRAS
機能をRASモジュール５としてCPUモジュール１の外部に
設けたことで、もしデータバス６などの故障によりCPU
モジュール１とRASモジュール５がアクセスできない状
態となった場合には、異常診断回路２は、CPUモジュー
ル１の異常を監視することができなくなってしまう。そ
こで、異常診断回路２内に設けられた異常監視タイマ７
がその点を補う働きをしている。
重化システムにおいては、CPUモジュール１の外部に設
けたRASモジュール５がCPU二重化システムにおける監視
及び切替えの基本機能を担っている。しかし、このRAS
機能をRASモジュール５としてCPUモジュール１の外部に
設けたことで、もしデータバス６などの故障によりCPU
モジュール１とRASモジュール５がアクセスできない状
態となった場合には、異常診断回路２は、CPUモジュー
ル１の異常を監視することができなくなってしまう。そ
こで、異常診断回路２内に設けられた異常監視タイマ７
がその点を補う働きをしている。
【００２２】各CPUモジュール１は、常にデータバス６
経由で一定時間内に自系の異常監視タイマ７のタイマク
リアを行っている。何らかの理由で、CPUモジュール１
がRASモジュール５にアクセスできない異常の状態が発
生すると、このタイムクリアが行われなくなるので、異
常監視タイマ７がタイムアウトし、それにより異常であ
ることを検知することができる。従って、タイムアウト
になった場合は、制御を相手系へ切替える。
経由で一定時間内に自系の異常監視タイマ７のタイマク
リアを行っている。何らかの理由で、CPUモジュール１
がRASモジュール５にアクセスできない異常の状態が発
生すると、このタイムクリアが行われなくなるので、異
常監視タイマ７がタイムアウトし、それにより異常であ
ることを検知することができる。従って、タイムアウト
になった場合は、制御を相手系へ切替える。
【００２３】また、起動時には優先系選択スイッチ１３
からの指示により二重系切替え回路３で制御／待機の状
態が決定され、手動で切替え指示を行う場合には、手動
選択スイッチ１４からの信号により、同様に二重系切替
え回路３で制御／待機の状態が決定される。
からの指示により二重系切替え回路３で制御／待機の状
態が決定され、手動で切替え指示を行う場合には、手動
選択スイッチ１４からの信号により、同様に二重系切替
え回路３で制御／待機の状態が決定される。
【００２４】以上説明したように、第一の実施例にかか
るCPU二重化システムは、比較的安価に実現が可能なRAS
機能専用のRASモジュールをCPUモジュールの外部に設け
る構成としている。したがって、CPUモジュール自体に
は監視回路等が不必要となり、安価で汎用的なCPUモジ
ュールを利用することができるため、CPU二重化システ
ムを低コストで構築することが可能となり、またCPUモ
ジュールのタイプを柔軟に変更することもできる。な
お、異常監視タイマを設けることにより、RASモジュー
ルとCPUモジュールの間のアクセス不能な状態にも対処
でき、RAS機能をCPUモジュールの外部に出したことを補
っている。
るCPU二重化システムは、比較的安価に実現が可能なRAS
機能専用のRASモジュールをCPUモジュールの外部に設け
る構成としている。したがって、CPUモジュール自体に
は監視回路等が不必要となり、安価で汎用的なCPUモジ
ュールを利用することができるため、CPU二重化システ
ムを低コストで構築することが可能となり、またCPUモ
ジュールのタイプを柔軟に変更することもできる。な
お、異常監視タイマを設けることにより、RASモジュー
ルとCPUモジュールの間のアクセス不能な状態にも対処
でき、RAS機能をCPUモジュールの外部に出したことを補
っている。
【００２５】次に、本発明の第二の実施例について説明
する。図２は、本発明を適用したCPU二重化システムの
第二の実施例を示す構成図である。図に示すCPU二重化
システムは、二つのCPUモジュール１、それらと１対１
に対応するDIOモジュール９、CPUモジュール１とDIOモ
ジュール９の間をつなぐデータバス６、及び二つのDIO
モジュール９間を接続する信号線８で構成されている。
する。図２は、本発明を適用したCPU二重化システムの
第二の実施例を示す構成図である。図に示すCPU二重化
システムは、二つのCPUモジュール１、それらと１対１
に対応するDIOモジュール９、CPUモジュール１とDIOモ
ジュール９の間をつなぐデータバス６、及び二つのDIO
モジュール９間を接続する信号線８で構成されている。
【００２６】ここで、CPUモジュール１は、第一の実施
例の場合と同様、汎用的なものであり、一般的な異常診
断回路２を元々搭載しているものでもよい。一方、DIO
モジュール９は、CPU二重化システムにおいて必要な相
手系との信号伝達機能を担う信号入出力モジュールであ
る。
例の場合と同様、汎用的なものであり、一般的な異常診
断回路２を元々搭載しているものでもよい。一方、DIO
モジュール９は、CPU二重化システムにおいて必要な相
手系との信号伝達機能を担う信号入出力モジュールであ
る。
【００２７】CPUモジュール１には、ソフトウェアで構
成する二重系切替えＳ／Ｗロジック１０と、同じくソフ
トウェアで構成した相手系監視Ｓ／Ｗタイマ１１が設け
られている。DIOモジュール９には、DIO（デジタル信号
入出力）回路１５のみを搭載している。また、DIOモジ
ュール９には、起動時の制御／待機状態を設定するため
の優先系選択スイッチ１３と、制御／待機の状態を手動
で切替えるための手動選択スイッチ１４が接続されてい
る。
成する二重系切替えＳ／Ｗロジック１０と、同じくソフ
トウェアで構成した相手系監視Ｓ／Ｗタイマ１１が設け
られている。DIOモジュール９には、DIO（デジタル信号
入出力）回路１５のみを搭載している。また、DIOモジ
ュール９には、起動時の制御／待機状態を設定するため
の優先系選択スイッチ１３と、制御／待機の状態を手動
で切替えるための手動選択スイッチ１４が接続されてい
る。
【００２８】次に、本実施例におけるCPU二重化システ
ムの機能及び動作について以下に説明する。CPUモジュ
ール１は、正常に動作している間は、常に定周期パルス
信号１２をDIOモジュール９経由で相手系へ出力してい
る。相手系のCPUモジュール１は、その定周期パルス信
号１２を受け取ると、相手系監視Ｓ／Ｗタイマ１１をク
リアする。このタイマクリアが行われている時は、相手
系のCPUモジュール１が正常な状態であると判断され
る。
ムの機能及び動作について以下に説明する。CPUモジュ
ール１は、正常に動作している間は、常に定周期パルス
信号１２をDIOモジュール９経由で相手系へ出力してい
る。相手系のCPUモジュール１は、その定周期パルス信
号１２を受け取ると、相手系監視Ｓ／Ｗタイマ１１をク
リアする。このタイマクリアが行われている時は、相手
系のCPUモジュール１が正常な状態であると判断され
る。
【００２９】一方、双方のCPUモジュール１に設けられ
た二重系切替えＳ／Ｗロジック１０は、第一の実施例な
どにおける二重系切替え回路３と同様の機能を有し、デ
ータバス６、DIO回路１５、及び信号線８を介して、相
手系の二重系切替えＳ／Ｗロジック１０及び相手系監視
Ｓ／Ｗタイマ１１からの情報、また異常診断回路２があ
る場合にはそこからの情報を読み取っている。したがっ
て、二重系切替えＳ／Ｗロジック１０は、常に自系及び
相手系のCPUモジュール１の正常／異常および制御／待
機の状態を把握し、必要に応じて制御／待機の切替えを
決定する。CPUモジュール１は、その決定に基づいて、
制御／待機の切替え動作を実行する。
た二重系切替えＳ／Ｗロジック１０は、第一の実施例な
どにおける二重系切替え回路３と同様の機能を有し、デ
ータバス６、DIO回路１５、及び信号線８を介して、相
手系の二重系切替えＳ／Ｗロジック１０及び相手系監視
Ｓ／Ｗタイマ１１からの情報、また異常診断回路２があ
る場合にはそこからの情報を読み取っている。したがっ
て、二重系切替えＳ／Ｗロジック１０は、常に自系及び
相手系のCPUモジュール１の正常／異常および制御／待
機の状態を把握し、必要に応じて制御／待機の切替えを
決定する。CPUモジュール１は、その決定に基づいて、
制御／待機の切替え動作を実行する。
【００３０】ここで、現用系のCPUモジュール１あるい
はデータバス６などに異常が発生し、CPUモジュール１
が停止したり、あるいはCPUモジュール１からDIOモジュ
ール９へのアクセスができなくなった場合などには、相
手系である予備系のCPUモジュール１において前記定周
期パルス信号１２が受け取られないため、その相手系監
視Ｓ／Ｗタイマ１１がクリアされずにタイムアウトす
る。これにより現用系のCPUモジュール１に異常が発生
したことが検知され、前述の二重系切替えＳ／Ｗロジッ
ク１０によって予備系へ制御権が移される。
はデータバス６などに異常が発生し、CPUモジュール１
が停止したり、あるいはCPUモジュール１からDIOモジュ
ール９へのアクセスができなくなった場合などには、相
手系である予備系のCPUモジュール１において前記定周
期パルス信号１２が受け取られないため、その相手系監
視Ｓ／Ｗタイマ１１がクリアされずにタイムアウトす
る。これにより現用系のCPUモジュール１に異常が発生
したことが検知され、前述の二重系切替えＳ／Ｗロジッ
ク１０によって予備系へ制御権が移される。
【００３１】また、第一の実施例の場合と同様、起動時
には二重系切替えＳ／Ｗロジック１０がDIOモジュール
９に接続された優先系選択スイッチ１３の設定を読取
り、起動時の制御／待機の状態を決定する。同様に、手
動選択スイッチ１４が押された場合には、二重系切替え
Ｓ／Ｗロジック１０がその情報を読込んで、制御／待機
の状態を決定する。
には二重系切替えＳ／Ｗロジック１０がDIOモジュール
９に接続された優先系選択スイッチ１３の設定を読取
り、起動時の制御／待機の状態を決定する。同様に、手
動選択スイッチ１４が押された場合には、二重系切替え
Ｓ／Ｗロジック１０がその情報を読込んで、制御／待機
の状態を決定する。
【００３２】以上説明したように、第二の実施例にかか
るCPU二重化システムは、安価なCPUモジュールとDIOモ
ジュールから構成され、CPU二重化システムに必要な異
常診断機能と二重系切替え機能をCPUモジュール内に設
けるソフトウェアで実現し、また信号伝達機能をDIOモ
ジュールで担っている。したがって、従来技術で説明し
たような異常診断回路、二重系切替え回路、及び信号伝
達機能を有する高価なCPUモジュールが不必要となり、
安価で汎用的なCPUモジュールを利用することができる
ため、CPU二重化システムを低コストで構築することが
可能となる。さらに、CPUモジュールのタイプも柔軟に
変更することができる。
るCPU二重化システムは、安価なCPUモジュールとDIOモ
ジュールから構成され、CPU二重化システムに必要な異
常診断機能と二重系切替え機能をCPUモジュール内に設
けるソフトウェアで実現し、また信号伝達機能をDIOモ
ジュールで担っている。したがって、従来技術で説明し
たような異常診断回路、二重系切替え回路、及び信号伝
達機能を有する高価なCPUモジュールが不必要となり、
安価で汎用的なCPUモジュールを利用することができる
ため、CPU二重化システムを低コストで構築することが
可能となる。さらに、CPUモジュールのタイプも柔軟に
変更することができる。
【００３３】また、ソフトウェアで構成したタイマと定
周期パルス信号を用いて、CPUモジュールが互いに異常
監視を行うため、DIOモジュールとCPUモジュールの間の
アクセスが不能な状態になった場合でも、相手系の異常
を検知することができ、二重系切替えを正常に実行する
ことが可能である。
周期パルス信号を用いて、CPUモジュールが互いに異常
監視を行うため、DIOモジュールとCPUモジュールの間の
アクセスが不能な状態になった場合でも、相手系の異常
を検知することができ、二重系切替えを正常に実行する
ことが可能である。
【００３４】次に、本発明の第三の実施例について説明
する。図３は、本発明を適用したCPU二重化システムの
第三の実施例を示す構成図である。図に示すとおり、第
三の実施例におけるCPU二重化システムは、第二の実施
例におけるCPU二重化システムとほぼ同じ構成をしてお
り、図２における相手系監視Ｓ／Ｗタイマ１１の代わり
として図３に示す相手系パルス幅監視Ｓ／Ｗロジック１
６を設けた点のみが異なる。したがって、相手系パルス
幅監視Ｓ／Ｗロジック１６以外の部分に付いては、第二
の実施例で説明した内容と同じである。
する。図３は、本発明を適用したCPU二重化システムの
第三の実施例を示す構成図である。図に示すとおり、第
三の実施例におけるCPU二重化システムは、第二の実施
例におけるCPU二重化システムとほぼ同じ構成をしてお
り、図２における相手系監視Ｓ／Ｗタイマ１１の代わり
として図３に示す相手系パルス幅監視Ｓ／Ｗロジック１
６を設けた点のみが異なる。したがって、相手系パルス
幅監視Ｓ／Ｗロジック１６以外の部分に付いては、第二
の実施例で説明した内容と同じである。
【００３５】第二の実施例におけるCPU二重化システム
においては、相手系から発せられた定周期パルス信号１
２を受け取った時に相手系監視Ｓ／Ｗタイマ１１をクリ
アし、このクリアが行われずにタイムアウトしたことに
より相手系のCPUモジュール１が異常であると判断した
が、本CPU二重化システムにおいては、受け取った定周
期パルス信号１２のパルス幅を相手系パルス幅監視Ｓ／
Ｗロジック１６でチェックし、そのパルス幅に異常があ
った時に相手系のCPUモジュール１が異常であると判断
する。
においては、相手系から発せられた定周期パルス信号１
２を受け取った時に相手系監視Ｓ／Ｗタイマ１１をクリ
アし、このクリアが行われずにタイムアウトしたことに
より相手系のCPUモジュール１が異常であると判断した
が、本CPU二重化システムにおいては、受け取った定周
期パルス信号１２のパルス幅を相手系パルス幅監視Ｓ／
Ｗロジック１６でチェックし、そのパルス幅に異常があ
った時に相手系のCPUモジュール１が異常であると判断
する。
【００３６】したがって、第三の実施例におけるCPU二
重化システムでは、第二の実施例で示した効果が得られ
る上に、定周期パルス信号１２が完全に受信されない状
態にならなくても、そのパルス幅に異常をきたした段階
で相手系の異常を検知するため、より精細な異常監視が
できる。
重化システムでは、第二の実施例で示した効果が得られ
る上に、定周期パルス信号１２が完全に受信されない状
態にならなくても、そのパルス幅に異常をきたした段階
で相手系の異常を検知するため、より精細な異常監視が
できる。
【００３７】次に、本発明の第四の実施例について説明
する。図４は、本発明を適用したCPU二重化システムの
第四の実施例を示す構成図である。図に示すとおり、第
四の実施例におけるCPU二重化システムも、第二の実施
例におけるCPU二重化システムとほぼ同じ構成をしてお
り、図２における相手系監視Ｓ／Ｗタイマ１１の代わり
として図４に示す相手系監視Ｓ／Ｗタイマ＋相手系パル
ス幅監視Ｓ／Ｗロジック１７を設けた点のみが異なる。
したがって、その部分以外に付いては、第二の実施例で
説明した内容と同じである。
する。図４は、本発明を適用したCPU二重化システムの
第四の実施例を示す構成図である。図に示すとおり、第
四の実施例におけるCPU二重化システムも、第二の実施
例におけるCPU二重化システムとほぼ同じ構成をしてお
り、図２における相手系監視Ｓ／Ｗタイマ１１の代わり
として図４に示す相手系監視Ｓ／Ｗタイマ＋相手系パル
ス幅監視Ｓ／Ｗロジック１７を設けた点のみが異なる。
したがって、その部分以外に付いては、第二の実施例で
説明した内容と同じである。
【００３８】本実施例のCPU二重化システムにおいて
は、相手系から発せられた定周期パルス信号１２が受信
されずにタイムアウトするか、あるいは受信された定周
期パルス信号１２のパルス幅に異常がある場合に相手系
の異常を検知するため、第二の実施例で示した効果が得
られる上、更に第二、第三の実施例よりも信頼性の高い
異常監視を行うことが可能である。
は、相手系から発せられた定周期パルス信号１２が受信
されずにタイムアウトするか、あるいは受信された定周
期パルス信号１２のパルス幅に異常がある場合に相手系
の異常を検知するため、第二の実施例で示した効果が得
られる上、更に第二、第三の実施例よりも信頼性の高い
異常監視を行うことが可能である。
【００３９】以上、四つの実施例を用いて説明したとお
り、本発明を適用したCPU二重化システムは、汎用で安
価なCPUモジュールを用いて構成されるため、従来と比
較して構築コストを削減でき、また柔軟にCPUモジュー
ルのタイプを変更することができる。
り、本発明を適用したCPU二重化システムは、汎用で安
価なCPUモジュールを用いて構成されるため、従来と比
較して構築コストを削減でき、また柔軟にCPUモジュー
ルのタイプを変更することができる。
【００４０】本発明の保護範囲は、上記の実施の形態に
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。
限定されず、特許請求の範囲に記載された発明とその均
等物に及ぶものである。
【００４１】
【発明の効果】以上、添付図にしたがって説明したよう
に、本発明では以下のような効果を有する。
に、本発明では以下のような効果を有する。
【００４２】第一に、汎用的なCPUモジュールと、その
外部に設けられた異常診断機能及び二重系切替え機能を
有する二重系管理モジュールによってCPU二重化システ
ムを構成することによって、低コストでCPU二重化シス
テムを構築することができ、また、CPUモジュールのタ
イプを柔軟に変更することが可能となる。
外部に設けられた異常診断機能及び二重系切替え機能を
有する二重系管理モジュールによってCPU二重化システ
ムを構成することによって、低コストでCPU二重化シス
テムを構築することができ、また、CPUモジュールのタ
イプを柔軟に変更することが可能となる。
【００４３】第二に、二重系管理モジュール内に異常監
視タイマを設けることにより、CPUモジュールと二重系
管理モジュール間のアクセスが不能な状態になったこと
を検知することができる。
視タイマを設けることにより、CPUモジュールと二重系
管理モジュール間のアクセスが不能な状態になったこと
を検知することができる。
【００４４】第三に、ソフトウェアで構成した相手系監
視手段と二重系切替え手段を設けたCPUモジュールと、C
PUモジュール間の信号伝達を担う信号入出力モジュール
でCPU二重化システムを構成することによって、低コス
トでCPU二重化システムを構築することができ、また、C
PUモジュールのタイプを柔軟に変更することが可能とな
る。
視手段と二重系切替え手段を設けたCPUモジュールと、C
PUモジュール間の信号伝達を担う信号入出力モジュール
でCPU二重化システムを構成することによって、低コス
トでCPU二重化システムを構築することができ、また、C
PUモジュールのタイプを柔軟に変更することが可能とな
る。
【００４５】第四に、定周期パルス信号とソフトウェア
で構成したタイマを用いて、CPUモジュールが互いに異
常監視を行うことにより、信号入出力モジュールとCPU
モジュールの間のアクセスが不能な状態になった場合で
も、相手系の異常を検知することができる。
で構成したタイマを用いて、CPUモジュールが互いに異
常監視を行うことにより、信号入出力モジュールとCPU
モジュールの間のアクセスが不能な状態になった場合で
も、相手系の異常を検知することができる。
【００４６】第五に、定周期パルス信号とソフトウェア
で構成したパルス幅監視ロジックを用いて、CPUモジュ
ールが互いに異常監視を行うことにより、定周期パルス
信号が完全に受信されない状態にならなくても、そのパ
ルス幅に異常をきたした段階で相手系の異常を検知する
ため、より精細な異常監視ができる。
で構成したパルス幅監視ロジックを用いて、CPUモジュ
ールが互いに異常監視を行うことにより、定周期パルス
信号が完全に受信されない状態にならなくても、そのパ
ルス幅に異常をきたした段階で相手系の異常を検知する
ため、より精細な異常監視ができる。
【００４７】第六に、上記タイマと上記パルス幅監視ロ
ジックの両方を備えて異常監視を行うことにより、CPU
二重化システムの信頼性の向上を図れる。
ジックの両方を備えて異常監視を行うことにより、CPU
二重化システムの信頼性の向上を図れる。
【図１】本発明を適用したCPU二重化システムの第一の
実施例を示す構成図である。
実施例を示す構成図である。
【図２】本発明を適用したCPU二重化システムの第二の
実施例を示す構成図である。
実施例を示す構成図である。
【図３】本発明を適用したCPU二重化システムの第三の
実施例を示す構成図である。
実施例を示す構成図である。
【図４】本発明を適用したCPU二重化システムの第四の
実施例を示す構成図である。
実施例を示す構成図である。
【図５】従来のCPU二重化システムの一例を示す構成図
である。
である。
【図６】従来のCPU二重化システムの別の例を示す構成
図である。
図である。
１ CPUモジュール ２ 異常診断回路 ３ 二重系切替え回路 ４ 二重系切替えユニット ５ RASモジュール ６ データバス ７ 異常監視タイマ ８ 信号線 ９ DIOモジュール １０ 二重系切替えS／Wロジック １１ 相手系監視S／Wタイマ １２ 定周期パルス信号 １３ 優先系選択スイッチ １４ 手動選択スイッチ １５ DIO回路 １６ 相手系パルス幅監視S／Wロジック １７ 相手系監視S／Wタイマ＋相手系パルス幅監視S／W
ロジック
ロジック
Claims (6)
- 【請求項１】二つのCPUモジュールを有し、該二つのCPU
モジュールにおける制御／待機の状態を必要に応じて交
互に変更する制御装置のCPU二重化システムにおいて、 該二つのCPUモジュールのそれぞれに対応する二つの二
重系管理モジュールを有し、 該二つの二重系管理モジュールは、それぞれ、 自系のCPUモジュールの異常状態を検知する異常診断回
路と、 相手系の二重系管理モジュールと信号授受を行い、自系
及び相手系のCPUモジュールにおける正常／異常及び制
御／待機の状態を監視し、該自系のCPUモジュールの制
御／待機状態を切替える決定を行う二重系切替え回路を
有することを特徴とする制御装置のCPU二重化システ
ム。 - 【請求項２】請求項１において、 前記異常診断回路は、それぞれ、 前記自系のCPUモジュールによって定期的にクリアされ
る異常監視タイマを有し、 該クリアが一定時間内に行われずに該異常監視タイマが
タイムアウトした場合に、前記自系のCPUモジュールの
状態が異常であると判断することを特徴とする制御装置
のCPU二重化システム。 - 【請求項３】二つのCPUモジュールを有し、該二つのCPU
モジュールにおける制御／待機の状態を必要に応じて交
互に変更する制御装置のCPU二重化システムにおいて、 該二つのCPUモジュールのそれぞれに対応する二つの信
号入出力モジュールを有し、 該二つの信号入出力モジュールは、それぞれ、 相手系の信号入出力モジュールを介して、自系及び相手
系のCPUモジュール間での信号授受を行うデジタル信号
入出力回路を有し、 該二つのCPUモジュールは、それぞれ、 該相手系のCPUモジュールの異常状態を検知するソフト
ウェアで構成された相手系監視手段と、 該二つの信号入出力モジュールを介して、該自系及び相
手系のCPUモジュールにおける正常／異常及び制御／待
機の状態を監視し、該自系のCPUモジュールの制御／待
機状態を切替える決定を行うソフトウェアで構成された
二重系切替え手段を有することを特徴とする制御装置の
CPU二重化システム。 - 【請求項４】請求項３において、 前記相手系監視手段は、それぞれ、 前記相手系のCPUモジュールから出力された定周期パル
ス信号を受信した時に前記自系のCPUモジュールによっ
てクリアされ、該クリアが一定時間内に行われない場合
にタイムアウトすることによって前記相手系のCPUモジ
ュールの異常を知らせる相手系監視タイマを有すること
を特徴とする制御装置のCPU二重化システム。 - 【請求項５】請求項３において、 前記相手系監視手段は、それぞれ、 前記相手系のCPUモジュールから出力された定周期パル
ス信号のパルス幅をチェックし、該パルス幅の異常を検
知することによって前記相手系のCPUモジュールの異常
を知らせる相手系パルス幅監視ロジックを有することを
特徴とする制御装置のCPU二重化システム。 - 【請求項６】請求項３において、 前記相手系監視手段は、それぞれ、 請求項４に記載の前記相手系監視タイマと、請求項５に
記載の前記相手系パルス幅監視ロジックの両方を有する
ことを特徴とする制御装置のCPU二重化システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235766A JP2001060160A (ja) | 1999-08-23 | 1999-08-23 | 制御装置のｃｐｕ二重化システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235766A JP2001060160A (ja) | 1999-08-23 | 1999-08-23 | 制御装置のｃｐｕ二重化システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060160A true JP2001060160A (ja) | 2001-03-06 |
Family
ID=16990929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11235766A Pending JP2001060160A (ja) | 1999-08-23 | 1999-08-23 | 制御装置のｃｐｕ二重化システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001060160A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006301701A (ja) * | 2005-04-15 | 2006-11-02 | Toshiba Corp | プラント監視制御用デジタル出力基板と方法、およびプラント監視制御装置 |
| JP2007304921A (ja) * | 2006-05-12 | 2007-11-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Ｃｐｕ二重化システム |
| JP2008305076A (ja) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | ディジタル制御装置 |
| JP2010192980A (ja) * | 2009-02-16 | 2010-09-02 | Mitsubishi Electric Corp | ２重系制御装置 |
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
| JP2013073289A (ja) * | 2011-09-27 | 2013-04-22 | Nec Corp | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム |
| KR101308807B1 (ko) * | 2012-03-02 | 2013-09-13 | 엘에스산전 주식회사 | 이중화 제어기 시스템 |
| KR20130101756A (ko) * | 2012-03-06 | 2013-09-16 | 엘에스산전 주식회사 | 이중화 제어기 시스템 |
| KR101846222B1 (ko) * | 2013-05-15 | 2018-04-06 | 엘에스산전 주식회사 | 이중화 시스템 및 그의 제어 방법 |
| CN114490276A (zh) * | 2022-04-13 | 2022-05-13 | 飞腾信息技术有限公司 | 外设异常监测方法、装置、系统及存储介质 |
-
1999
- 1999-08-23 JP JP11235766A patent/JP2001060160A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012074057A (ja) * | 2003-07-11 | 2012-04-12 | Yogitech Spa | 信頼性のあるマイクロコントローラ並びにその設計方法及びそのためのコンピュータプログラム |
| JP2006301701A (ja) * | 2005-04-15 | 2006-11-02 | Toshiba Corp | プラント監視制御用デジタル出力基板と方法、およびプラント監視制御装置 |
| JP2007304921A (ja) * | 2006-05-12 | 2007-11-22 | Toshiba Mitsubishi-Electric Industrial System Corp | Ｃｐｕ二重化システム |
| JP2008305076A (ja) * | 2007-06-06 | 2008-12-18 | Toshiba Corp | ディジタル制御装置 |
| JP2010192980A (ja) * | 2009-02-16 | 2010-09-02 | Mitsubishi Electric Corp | ２重系制御装置 |
| JP2013073289A (ja) * | 2011-09-27 | 2013-04-22 | Nec Corp | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム |
| US8990632B2 (en) | 2011-09-27 | 2015-03-24 | Nec Corporation | System for monitoring state information in a multiplex system |
| KR101308807B1 (ko) * | 2012-03-02 | 2013-09-13 | 엘에스산전 주식회사 | 이중화 제어기 시스템 |
| KR20130101756A (ko) * | 2012-03-06 | 2013-09-16 | 엘에스산전 주식회사 | 이중화 제어기 시스템 |
| KR101713353B1 (ko) * | 2012-03-06 | 2017-03-07 | 엘에스산전 주식회사 | 이중화 제어기 시스템 |
| KR101846222B1 (ko) * | 2013-05-15 | 2018-04-06 | 엘에스산전 주식회사 | 이중화 시스템 및 그의 제어 방법 |
| CN114490276A (zh) * | 2022-04-13 | 2022-05-13 | 飞腾信息技术有限公司 | 外设异常监测方法、装置、系统及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138248A (en) | Common disk unit multi-computer system | |
| JP2001060160A (ja) | 制御装置のｃｐｕ二重化システム | |
| US7260325B2 (en) | Network component for an optical network comprising an emergency operation function, especially for an optical network in ring topology | |
| JP4731364B2 (ja) | 多重化制御システム及びその多重化方法 | |
| JP2008084276A (ja) | Ｐｌｃ装置 | |
| JPH08265319A (ja) | 二重化監視制御システム | |
| JP5176914B2 (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
| JP3261014B2 (ja) | データ処理システムにおけるモジュール交換方法および自己診断方法 | |
| JP2555472B2 (ja) | 信号ケーブル接続状態監視機能付きの分散制御システム | |
| JP4788469B2 (ja) | Ｃｐｕ二重化システム | |
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JP4566531B2 (ja) | シリアル通信二重系制御装置 | |
| JP2637313B2 (ja) | 伝送路２重化バス型伝送システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| JP3570334B2 (ja) | 系切替装置 | |
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| KR100306482B1 (ko) | 엔 대 일 이중화 시스템 및 그 시스템에서의 이중화 제어 방법 | |
| KR970002883B1 (ko) | 다중 프로세서에서의 공통 버스 점유권 요구 방법 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPH04101255A (ja) | バスバックアップ機構 | |
| KR100305870B1 (ko) | 공통버스 구조에서의 버스 감시기 | |
| JPH07271626A (ja) | ディジタル制御システム | |
| JPH06175869A (ja) | 二重化計算機システム | |
| KR20000014937U (ko) | 이중화 프로세스 유닛의 절체 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040116 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040223 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |