JP4788469B2 - Ｃｐｕ二重化システム - Google Patents

Description

この発明は、高信頼性が求められるプラント等の制御装置において用いられるＣＰＵ二重化システムに関するものである。

一般に、高い信頼性が求められるような重要プラント等の制御装置においては、その制御演算を行うＣＰＵモジュールを二重に備えることが求められる。

図２及び図３は、従来のＣＰＵ二重化システムの例を示す構成図である（例えば、特許文献１参照）。図２に示すＣＰＵ二重化システムでは、ＣＰＵモジュール２１に異常診断回路２３と二重系切換回路２４を搭載している場合である。各々のＣＰＵモジュール２１は、それぞれの異常診断回路２３によって自己（自系）の異常を監視しており、また二重系切換回路２４を介してもう一方の相手（他系）の正常／異常、及び制御／待機の状態を監視している。ここで、現用系のＣＰＵモジュール２１に異常が発生した場合や、その他の制御／待機の切換え条件が成立した場合には、双方の二重系切換回路２４によって予備系のＣＰＵモジュール２１へ制御権が移され、現用系と予備系が入れ替わる。なお、２９は双方の二重系切換回路２４間を接続して制御／待機状態指令信号を出す信号線である。

また、図３に示すＣＰＵ二重化システムでは、二つのＣＰＵモジュール３１と、それらと１対１に対応するＲＡＳモジュール３２と、ＣＰＵモジュール３１とＲＡＳモジュール３２の間を接続してＣＰＵ状態信号を送信するデータバス３５と、二つのＲＡＳモジュール３２間を接続して制御／待機状態信号を送信する信号線３９とで構成されており、ＲＡＳモジュール３２上には、それと対をなすＣＰＵモジュール３１の異常診断をする異常診断回路３３と二重系切換回路３４を搭載している。なお、ＲＡＳモジュール３２の異常診断回路３３には、その一部として異常監視タイマ３８が設けられている。また、ＲＡＳモジュール３２には、二重系切換回路３４に対して起動時の制御／待機状態を設定するための優先系選択機能と、制御／待機の状態を手動で切換えるための手動選択機能を備えたスイッチ４０が設けられている。

従来はこのようなＣＰＵ二重化システムを設けることによって、ＣＰＵモジュールにおけるトラブル時の危険回避を図ってきた。

特開２００１−６０１６０号公報（図１、図５）

上記で説明した従来のＣＰＵ二重化システムは、図２においてはＣＰＵモジュール２１上に異常を監視できる十分な機能をする異常診断回路２３、二重系切換回路２４を有する必要があり、このようなＣＰＵ二重化システムを構築するためには、二重化専用ＣＰＵモジュールを使用するか、あるいは同等の機能を持ったＣＰＵモジュールの開発が必要であった。また、図３のＣＰＵ二重化システムにおいてもバス仕様が同一の汎用ＣＰＵモジュールには適用が容易であるが、バス仕様の異なるＣＰＵモジュールに適用する場合は、新たにＲＡＳモジュール３２の開発が必要である。従って、従来のシステム構成ではコスト面及びＣＰＵモジュールの機種変更の面で問題があった。

この発明は上記のような課題を解決するためになされたもので、低コストで多種多様なＣＰＵモジュールであっても容易にＣＰＵ二重化システムが構築できるＣＰＵ二重化切換ユニットを備えたＣＰＵ二重化システムを提供するものである。

この発明にかかるＣＰＵ二重化システムにおいては、異常診断回路、二重系切換回路を搭載していない汎用の二つのＣＰＵモジュールを有し、該二つのＣＰＵモジュールにおける制御／待機の状態を必要に応じて交互に変更するものにおいて、二つのＣＰＵモジュールに対して一つのＣＰＵ二重化切換ユニットを有し、一つのＣＰＵ二重化切換ユニットは、二つのＣＰＵモジュールより出力するＣＰＵ状態信号を出力仕様にあわせて入力できる二つのＣＰＵ状態入力回路と、二つのＣＰＵモジュールそれぞれの異常診断をする二つの異常診断回路と、二つのＣＰＵモジュールの制御／待機状態を切換える決定を行う一つの共用される二重系切換回路とを備え、異常診断回路には、異常監視タイマーを設け、一つのＣＰＵ二重化切換ユニットには、一つの共用される二重系切換回路に対して起動時の制御／待機状態を設定するための優先系選択機能と、制御／待機の状態を手動で切換えるための手動選択機能を備えた共通のスイッチを設けたものである。

この発明によれば、別置きのＣＰＵ二重化切換ユニットにＣＰＵ異常検知機能及び二重系切換機能を有しているため、ＣＰＵモジュールに特別な切換処理が不必要となり低コストでＣＰＵ二重化システムが構築できる。またＣＰＵモジュールの状態信号入力を様々なＣＰＵモジュールの出力仕様に合うようにＣＰＵ二重化切換ユニットのＣＰＵ状態入力回路に複数搭載することにより、出力仕様の違う各種ＣＰＵモジュールにも適用可能となる。

図１はこの発明の実施の形態１におけるＣＰＵ二重化システムを示すシステム構成図である。
図に示すこの発明のＣＰＵ二重化システムは、二つのＣＰＵモジュール１と、一つのＣＰＵ二重化切換ユニット５と、ＣＰＵモジュール１からＣＰＵ状態信号を送信する信号線７と、ＣＰＵ二重化切換ユニット５よりＣＰＵモジュール１に制御／待機状態指令を送信する信号線９とで構成されている。

ここで、ＣＰＵモジュール１は、異常診断回路、二重系切換回路などを搭載していない汎用的なものである。一方、ＣＰＵ二重化切換ユニット５は、この発明のＣＰＵ二重化システムのために開発されたもので、異常診断機能や二重系切換機能及びＣＰＵ信号入力機能等を備えたＣＰＵ二重化切換ユニットである。

ＣＰＵ二重化切換ユニット５上には、二つのＣＰＵモジュール１より出力するＣＰＵ状態信号を出力仕様にあわせて入力できる二つのＣＰＵ状態入力回路２と、二つのＣＰＵモジュール１それぞれの異常診断をする二つの異常診断回路３と、二つのＣＰＵモジュール１の制御／待機状態を切換える決定を行う一つの二重系切換回路４とを搭載している。なお、ＣＰＵ二重化切換ユニット５の異常診断回路３には、その一部として異常監視タイマ８が設けられている。また、ＣＰＵ二重化切換ユニット５には、二重系切換回路４に対して起動時の制御／待機状態を設定するための優先系選択機能と、制御／待機の状態を手動で切換えるための手動選択機能を備えたスイッチ１０が設けられている。

次に、この発明のＣＰＵ二重化切換ユニットの機能及び動作について以下に説明する。まず、ＣＰＵモジュール１は信号線７を介してＣＰＵ二重化切換ユニット５にＣＰＵ状態信号を定周期出力する。なお、この信号は各種ＣＰＵモジュールに応じてデジタル（ＤＯ）出力、ＬＡＮ通信出力、シリアル通信出力を可能とする。ＣＰＵ二重化切換ユニット５はＣＰＵ状態入力回路２でＣＰＵモジュール１からのＣＰＵ状態信号を受信し、受信毎にＣＰＵ状態入力回路２は異常診断回路３にアクセスする。

異常診断回路３はＣＰＵ状態入力回路２からのアクセスにより異常監視タイマ８をクリアする。これによりＣＰＵモジュール１の正常／異常の状態を把握し、異常監視タイマ８がタイムアウトとなった場合は、ＣＰＵモジュール１を異常と判断し、二重系切換回路４よりＣＰＵモジュール１へ制御／待機状態指令が出力され制御が自系から他系へ切替わる。

また、起動時及び手動切換はスイッチ１０からの指示により二重系切換回路４から同様に制御／待機状態指令信号が出力され制御／待機状態が決定される。

以上説明したように、この発明は、二重化切換専用ユニットをＣＰＵモジュールの外部に設け、ＣＰＵモジュールとのインタフェースを各種搭載した構成としている。従って、特別に二重化切換ロジックの作成が不必要でかつ、多種多様なＣＰＵモジュールに適用可能であるため、ＣＰＵ二重化システムを低コストで構築することが可能となる。

この発明の実施の形態１におけるＣＰＵ二重化システムを示すシステム構成図である。 従来のＣＰＵ二重化システムの一例を示すシステム構成図である。 従来のＣＰＵ二重化システムの他の例を示すシステム構成図である。

符号の説明

１ ＣＰＵモジュール
２ ＣＰＵ状態入力回路
３ 異常診断回路
４ 二重系切換回路
５ ＣＰＵ二重化切換ユニット
７ 信号線(ＣＰＵ状態信号)
８ 異常監視タイマ
９ 信号線(制御／待機状態指令信号)
１０ スイッチ

Claims (2)

1. 異常診断回路、二重系切換回路を搭載していない汎用の二つのＣＰＵモジュールを有し、該二つのＣＰＵモジュールにおける制御／待機の状態を必要に応じて交互に変更するＣＰＵ二重化システムにおいて、
   前記二つのＣＰＵモジュールに対して一つのＣＰＵ二重化切換ユニットを有し、
   前記一つのＣＰＵ二重化切換ユニットは、前記二つのＣＰＵモジュールより出力するＣＰＵ状態信号を出力仕様にあわせて入力できる二つのＣＰＵ状態入力回路と、前記二つのＣＰＵモジュールそれぞれの異常診断をする二つの異常診断回路と、前記二つのＣＰＵモジュールの制御／待機状態を切換える決定を行う一つの共用される二重系切換回路とを備え、
   前記異常診断回路には、異常監視タイマーを設け、前記一つのＣＰＵ二重化切換ユニットには、前記一つの共用される二重系切換回路に対して起動時の制御／待機状態を設定するための優先系選択機能と、制御／待機の状態を手動で切換えるための手動選択機能を備えた共通のスイッチを設けたことを特徴とするＣＰＵ二重化システム。
2. ＣＰＵ状態入力回路は、デジタル、ＬＡＮ通信、シリアル通信の複数の入力手段を有することを特徴とする請求項１記載のＣＰＵ二重化システム。

Images