KR970002883B1 - 다중 프로세서에서의 공통 버스 점유권 요구 방법 - Google Patents

다중 프로세서에서의 공통 버스 점유권 요구 방법 Download PDF

Info

Publication number
KR970002883B1
KR970002883B1 KR1019940020737A KR19940020737A KR970002883B1 KR 970002883 B1 KR970002883 B1 KR 970002883B1 KR 1019940020737 A KR1019940020737 A KR 1019940020737A KR 19940020737 A KR19940020737 A KR 19940020737A KR 970002883 B1 KR970002883 B1 KR 970002883B1
Authority
KR
South Korea
Prior art keywords
bus
processor
common bus
common
processors
Prior art date
Application number
KR1019940020737A
Other languages
English (en)
Other versions
KR960008567A (ko
Inventor
이석란
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940020737A priority Critical patent/KR970002883B1/ko
Publication of KR960008567A publication Critical patent/KR960008567A/ko
Application granted granted Critical
Publication of KR970002883B1 publication Critical patent/KR970002883B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1625—Error detection by comparing the output signals of redundant hardware in communications, e.g. transmission, interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음

Description

다중 프로세서에서의 공통 버스 점유권 요구 방법
제1도는 본 발명에 따른 다중 프로세서에서의 공통 버스 점유권 요구 방법이 실행되는 일반적인 불록도.
제2도(A) 및 (B)는 본 발명에 따른 다중 프로세서에서의 공통 버스 점유권 요구 방법의 일실시예를 단계별로 설명하는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 상위 레벨 프로세서(MP) 20 : 하위 레벨 프로세서(PP0-PP6)
30 : 공통 버스 40 : 주처리 제어부
본 발명은 다중 프로세서에서의 공통 버스 점유권 요구 방법에 관한 것으로서, 특히, 다중 프로세서들을 케이블로 연결하는 공통 버스의 상태를 검사하여 그 공통 버스기 정상 상태인 경우에는 해당 하드웨어에게 버스 점유권을 요구하도록 하며, 비정상 상태인 경우에는 그 비정상 상태에 있는 버서를 이중화 되어있는 정상 상태의 버스로 교체하도록 하기에 적합한 다중 프로세서에서의 공통 버스 점유권 요구 방법에 관한 것이다.
통상적인 공통 버스 점유권 방식에서는 소프트웨어측에서 하드웨어측에 대한 내부 상태를 검사함이 없이 항상 공통 버스 점유권을 요구하는 방식으로 실행된다.
이로 인해, 공통 버스를 공유하여 데이터를 송신하는 시스템에서는 데이터의 신뢰성을 보장할 수가 없다.
즉, 공통 버스에 하드웨어적인 비정상 상태(예를들어, 클록, 프레임 동기신호의 고장 또는 특정 프로세서가 한계치 이상으로 버스를 점유했을때 발생하는 롱 어서트(Assert 신호의 고장 등)가 발생했음에도 불구하고, 소프트웨어측에서는 이를 검사함이 없이 하드웨어측으로 공통 버스 점유권을 요구하는 방식으로 신호처리되기 때문에, 하드웨어측에서 송신 가능 인터럽트 신호를 소프트웨어측으로 발생하지 못하여 데이터의 송신 서비스가 중단되어도 이의 원인을 운용자가 정확하게 할 수가 없었다.
그리고 종래의 기술에서는 이러한 비정상 상태에서 정상 상태로 복구할 수 있는 어떠한 복구 처리 방법도 개시되어 있지 않다
따라서 본 발명의 목적은 전전자 교환기를 구성하는 다중 프로세서들을 케이블로 연결하는 현재 공통 버스의 상태를 검사하여 그 공통 버스가 정상 상태인 경우에는 해당 하드웨어에게 버스 점유권을 요구하도록 하며, 그 공통 버스가 비정상 상태인 경우에는 공통 버스에 이상이 있음을 운용자에게 알려주고 비정상 상태에 있는 버스를 이중화 되어있는 정상 상태의 버스로 교체하도록 할 수 있는 다중 프로세서에서의 공통버스 점유권 요구 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 상위 레벨 프로세서(Main Processor : MP)와, 다수개의 하위 레벨 프로세서를 갖는 하위 레벨 프로세서(Peripheral Processor : PP)와, 상술한 상위 레벨 프로세서 및 하위 레벨 프로세서가 공통으로 사용하도특 하는 제1 및 제2버스로 이중화된 공통 버스와, 상술한 상위 레벨 프로세서 및 하위 레벨 프로세서를 각각 제어하는 각각의 하드웨어측의 각 주처리 제어부를 구비하여, 상술한 하위 레벨 프로세서에 접속된 하드웨어측 주처리 제어부가 상술한 하위 레벨 프로세서로부터의 데이터를 송신하기 위한 공통 버스 점유권을 상술한 하위 레벨 프로세서내의 공통 버스 정합 회로측으로 요구하는 방법으로서, 상술한 하드웨어측 주처리 제어부가 상술한 제1 및 제2버스로 이중화된 공통 버스중 현재 실행중인 어느 한 버스의 상태를 감지하여 정상 상태일 경우에만 상술한 하위 레벨 프로세서측의 버스 정합회로로 공통 버스 점유권을 요구하는 단계와, 상술한 하드웨어측 주처리 제어부가 상술한 공통 버스중 현재 실행중인 어느 하나의 버스상태를 감지하여 비정상 상태일 경우에는 이를 운영자에게 통보하는 단계와, 상술한 통보 단계후에 상술한 하드웨어측의 주처리 제어부가 상술한 제1 및 제2버스를 갖는 공통 버스중에서 비정상 상태인 버스를 정상 상태의 버스로 교체하도록 하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 이와 같은 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
첨부된 도면을 참조하면, 제1도는 본 발명에 따른 다중 프로세서에서의 공통 버스 점유권 요구 방법이 실행되는 일반적인 블록도로서, 1개의 상위 레벨 프로세서(10), 최대 7개로 이루어질 수 있는 하위 레벨 프로세서(20)를 구비하며, 상술한 프로세서들간에는 상호간에 정보 통신이 가능하도록 케이블로 연결된 공통버스(30)가 결합된다.
그리고 하위 래벨 프로세서(20)내의 하드웨어 장치들을 제어하기 위해 소프트웨어적인 프로그램이 내장된 주처리 제어부(40)가 상술한 프로세서 각각에 결합된다.
이와 같이 이루어지는 본 발명을 제2도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 상위 레벨 프로세서(10)에는 통상적으로 호처리, 번호번역, 시스템 운용, 데이터 보존 관련 등의 응용 소프트웨어 블록들이 탑재된다.
다음, 하위 레벨 프로제서(20)는 신호장치, 중계선 장치 및 시험 장치를 제어하는 응용 소프트웨어 블록들을 포함하여 이루어져 공통 버스(30)를 통해 상술한 상위 레벨 프로세서(10)와 프로세서간 통신을 수행하며, 소프트웨어측 주처리 제어부(40)와 연결된다.
그리고 공통 버스(30)를 통하여 데이터, 클록, 프레임 동기 및 어서트 신호 등의 4개의 신호가 전송되며, 이와 같은 공통 버스(30)는 A-버스 및 B-버스로 이중화로 이루어져 이중에서 어느 하나가 이상 상태로 되더라도 나머지 하나가 정상 동작함으로써 시스템은 정상적으로 작동될 수 있는 것이다.
또한, 하위 레벨 프로세서(20)는 클록과 프레임 동기신호를 상위 레벨 프로세서(10)로부터 공통 버스(30)를 통하여 전달받는데, 이때 공통 버스(30)는 정상 상태가 아니면 공통 버스(30)를 통하여서는 하위 레벨 프로세서(20)와 상위 레벨 프로세서(10)간 통신을 할 수가 없다.
다음, 다수개의 하위 레벨 프로세서(PP0 내지 PP6)는 상호간에 정보를 교류하지 않고, 상위 레벨 프로세서(10)와만 프로세서간 통신을 하며, 물리적인 하드웨어 경로인 공통 버스(30)를 이용함으로써, 공통 버스(30)가 비정상 상태이더라도 만약 수신되는 데이터의 어드레스가 자신의 것이라면 수신할 수는 있다.
즉, 7개의 하위 레벨 프로세서(PP0 내지 PP6)에서 각 프로세서가 데이터를 동시에 타 프로세서로 전송하는 것이 아니라, 공통 버스(30)를 사용할 수 있는 권한이 부여된 프로세서만 데이터를 전송할 수가 있고, 그 권한이 부여되지 않은 프로세서는 단지 수신만 가능하도록 구현된다.
이에, 하위 레벨 프로세서(20)는 도면중에 도시되지 않은 신호장치, 가입자 및 중계선 장치, 시험장치 등을 제어하기 위한 장치로서, 통상적으로 공통 버스 정합회로, 디바이스 정합회로, 메모리, 인터럽트 회로 및 제어신호 발생회로들(도면 중에 도시되지 않음)을 포함한다.
그리고 전술한 바와 같이, 공통 버스(30)에 연결되어 있는 최고 7개의 서로 다른 하위 레벨 프로세서들 (PP0 내지 PP6)은 자신의 송신차례에서만, 즉 버스 점유권이 주어진 경우에만 타프로세서측으로 프로세서간 통신 데이터를 송신할 수 있다.
즉, 전술한 하위 래벨 프로세서(20)내의 하드웨어측 공통 버스 정합회로에서 공통 버스(30) 상태를 감지하여 정상 상태인 경우에, 자신의 프로세서에서 송신이 가능함을 알도록 소프트웨어측의 주처리 제어부(40)로 인터럽트 신호를 제공한다.
이에, 하드웨어측의 자신의 프로세서에서 송신순서가 되었다는 것을 감지할 수 있기 위해서는 소프트웨어측의 주처리 제어부(40)에서 공통 버스(30)를 사용하겠다는 요구가 있어야 한다.
제2도(A) 및 (B)는 본 발명에 따른 다중 프로세서에서의 공통 버스 점유권 요구 방법의 일실시예를 단계별로 설명하는 흐름도이다.
먼저, 단계(S10)에서 소프트웨어측의 주처리 제어부(40)에서 공통 버스(30)를 사용할 목적으로 하드웨어측의 공통 버스 정합회로로 공통 버스 점유권을 요구한다.
그 다음 단계(S12)에서는 공통 버스(30) 점유권 요구가 있으면 하드웨어측 하위 레벨 프로세서(20)의 공통 버스 정합회로에서 현재 공통 버스(30)상의 상태를 검사하여, 전술한 바와 같은 이상 상태(즉, 클록 또는 프레임 동기 신호와 고장과 특정 프로세서가 한계치 이상으로 버스를 점유했을때 발생하는 롱 어서트 신호의 고장등)가 감지되었는가 또는 정상 상태인가를 판단한다.
이때, 상술한 단계(S12)에서의 판단결과, 전술한 신호고장유형중 어떤 하나의 신호가 고장이 발생되어 이상 상태로 판단되면 다음 단계(S20)로 진행한다.
단계(S20)는 공통 버스(30)중에서 하나의 버스에서 이상 상태가 발생할 경우, 제1 및 제2버스로 이중화 되어있는 버스 구조에서 그중 다른 하나로 교체하도록 신호처리하는 단계로서, 후술하는 바와 같은 단계들(S22,S24,S26,S28,S30) 을 구비한다.
상술한 단계(S22)에서는 이상 상태가 감지된 현재 사용하고 있는 버스가 제1버스(A 또는 B버스중 둘중 하나) 인가를 판단한다.
이후, 상술한 단계(S22)의 판단결과, 제1버스인 경우에는 단계(24)로 진행하여 제1버스에서 이상 상태가 발견되었음을 운용자에게 알린다
그리고 단계(S26)로 진행하여 하위 레벨 프로세서(20)에 접속된 소프트웨어측 주처리 제어부(40)가 현재 사용하고 있는 제1버스를 정상 상태를 유지하고 있는 제2버스로 교체하도록 실행한다.
즉, 공통 버스(30)중 어느 하나의 상태가 비정상임을 하위 레벨 프로세서(20)내의 공통 버스 정합회로에서 감지하면, 이를 나타내는 인터럽트 신호(BUSFLT_INT)를 발생하여 소프트웨어측의 주처리 제어부(40)로 제공한다.
이에, 주처리 제어부(40)에서는 이를 전달받고 해당 버스에 대한 고장 인터럽트 신호에 따라 공통 버스(30)가 정상적인 상태로의 복구, 즉 제1 및 제2버스로 이중화된 구조에서 비정상 상태를 나타내는 어느 하나의 버스를 정상 상태를 유지하고 있는 나머지 하나의 버스로 교체하는 작업을 수행한다.
한편, 단계(S28 및 S30)에서는 현재 사용하고 있는 버스가 제1버스가 아닌 경우, 즉, 제2버스인 경우에도 전술한 방식과 동일하게 비정상 상태인 버스를 운용자에게 통보하고 버스를 교체하는 작업을 수행한다.
전술한 단계(S12)에서의 판단 결과, 공통 버스(30)의 이상 상태가 감지되지 않은 경우에는, 단계(S40)로 진행하며 공통 버스 점유권을 요구하는 작업을 수행한다.
이때, 공통 버스 점유권 요구 단계(S40)는 단계들(S42,S44,S46,S48)로 이루어진다.
먼저, 단계(S42)에서는 소프트웨어측의 주처리 제어부(40)에서 하드웨어측 하위 레벨 프로세서(20)의 버스 정합 회로로 버스 점유권을 요구한다.
즉, 소프트웨어측에서는 하드웨어측의 기설정된 데이터 레지스터(포트 B 데이터 레지스터 : PBDAT)의 어떤 위치, 예로서 6번째 비트를 ''0''으로 프로그래밍(즉, SW_TXREQ를 ''L''로함)하여 하드웨어측의 공통버스 정합회로에게 공통 버스(30)를 사용하겠다고 요구한다.
그 다음 단계(S44)에서는 전술한 하위 레벨 프로세서(20)내의 다수의 하드웨어 프로세서들이 자신이 공통 버스를 사용하여 데이터를 전송해도 된다는 어떤 통보를 받을때까지 소정시간 대기한다.
또한, 단계(S46)는 소정의 시간 후, 자신의 데이터를 전송해도 된다는 신호가 발생하면(HW-TXREQ 신호가 "L" 상태가 되면), 다시한번 더 전술한 SW_TXREQ 신호가 ''L''인가를 판단하여, 만일 ''L''이 아니면 종료하면, "L"이면 다음 단계(S48)로 진행한다.
마지막으로, 단계(S48)에서는 단계(S46)실행 후, 공통 버스(30)를 사용해도 된다는 인터럽트 신호(TXlNT_OCCURRED) ''H''를 하드웨어측 하위 레벨 프로세서(20)내의 공통 버스 정합회로에서 소프트웨어측 주처리 제어부(40)로 전달한다.
즉, 이와 같은 본 발명에 따른 기술을 구체적으로 요약해 보면 다음과 같다
먼저, 상술한 각각의 하위 레벨 프로세서(PP0 내지 PP6)는 각각의 주처리 제어부(주처리 제어부(40))와 각각 접속된다.
이와 같은 하위 래벨 프로세서(PP0 내지 PP6)는 대우통신 주식회사에서 개발한 DTS-1100 전전자 교환기에서는 라인 프로세서(line processor; LP)로 불리우는데, 각 라인 프로세서는 각 라인의 상태를 감시하여 공통 버스(30)를 통해 상위 레벨 프로세서(10)로 보고하며 또한, 각 라인 프로세서는 공통 버스(30)를 통해 상위 레벨 프로세서(10)의 제어 명령을 각각 받아 각 라인을 제어하는 기능을 수행한다.
또한, 상위 레벨 프로세서(10)는 가입자 및 중계 호 처리를 수행하며 시스템 상태 관리를 위한 유지 보수기능 등을 수행한다.
그리고 상술한 각 주처리 제어부가 각각의 라인 프로세서로부터 상술한 공통 버스(30)중의 점유하고자 하는 어느 하나의 버스가 비정상 상태임을 알게 될 경우 소정의 하드웨어(도면 중에 도시되지 않음)를 통해 다른 버스로 절체되도록 한다.
이때, 상술한 하위 레벨 프로세서(20)와 소프트웨어측 주프로세서(주처리 제어부(40))와의 접속을 위한 구체적인 구성을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 상위 레벨 프로세서(1O)에는 운영 체제(operating system; OS), 호 처리, 번호 번역, 운용/보전 등의 소프트웨어 블록이 탑재되며, 하드웨어적으로는 상위 레벨 프로세서(10)와 하위 레벨 프로세서(20)내 다수의 하위 레벨 프로세서(PP0 내지 PP6)를 연결하는 하위 레벨 프로세서 공통 버스(30)에 클록과 프레임 싱크 신호를 제공한다.
다음, 다수의 하위 레벨 프로세서(PP0 내지 PP6)는 운영 체제(operating system; OS), 신호 장치, 중계선 장치, 시험 장치를 제어하는 소프트웨어 블록이 탑재되며, 상위 레벨 프로세서(10)와는 하위 레벨 프로세서 공통 버스(30)를 이용하여 통신 데이터를 송/수신한다.
또한, 하위 레벨 프로세서 공통 버스(30)는 다수의 프로세서가 통신 데이터를 송/수신할 수 있도록하는 물리적인 하드웨어 경로로서 신뢰성을 보장하기 위하며 이중화(예를들어, A-버스 및 B-버스)로 구성되며, 이는 상위 레벨 프로세서(10)와 다수의 하위 레벨 프로세서(PP0 내지 PP6)를 연결하는 공통 버스 자원이다.
그리도 다수의 하위 레벨 프로세서(PP0 내지 PP6)의 제어는 소프트웨어측 주프로세서 즉, 주처리 제어부(40)의 운영 체제에 의해서 이루어지는데, 다수의 각 하위 레벨 프로세서(PP0 내지 PP6)에는 같은 운영 체제가 각각 탑재된다.
이와 같이 다수의 각 하위 레벨 프로세서(PP0 내지 PP6)에 각각 탑재되는 운영 체제는 소프트웨어적인 프로그램으로서 이는 각 하드웨어적인 보드 상의 롬(read only memory; ROM)에 실장되어 운영된다.
이와 같은 롬의 논리적인 구성의 일실시에를 보면, 총 5l2Kbytes로 이루어져, "버스(bug) 영역", "운영체제 텍스트(OS text) 영역'', ''사용자 텍스트(user text) 영역''의 순서로 각각 채워진다
즉, 소프트웨어측 주프로세서인 주처리 제어부(40)는 실제로 하나가 아니라 다수의 각 하위 레벨 프로세서(PP0 내지 PP6)에 각각 탑재되는 운영 체제를 논리적인 구성으로 나타낸 것이다.
또한, 소프트웨어측 주프로세서(주처리 제어부(40))가 비정상 상태인 버스를 정상 상태의 버스로 교체하는 구체적인 방법을 제1도를 참조하여 설명하면 다음과 같다
먼저, 다수의 각 하위 레벨 프로세서(PP0 내지 PP6)는 상위 레벨 프로세서(10)와 공통 버스(30)를 통하여 정합되며 각종 디바이스 즉, 신호 장치, 가입자 및 중계선 장치, 시험 장치를 제어하는 하드웨어 보드이다.
다음, 다수의 각 하위 레벨 프로세서(PP0 내지 PP6)는 모토롤라사의 MC68302 IMP(Integrated multi-protocol processor)(속도는 20Mhz)와 클록 회로, IMP 주변 회로, 메모리(512Kbytes SRAM) 회로, I/O 디코더 회로, 상위 레벨 프로세서(10)와의 통신을 위한 공통 버스 정합 회로, 외부 디바이스를 제어하기 위한 L-버스 정합 회로로 구성된다.
이에, 공통 버스(30) 정합 회로는 IMP의 SCC(serial communication controller)을 이용하여 상위 레벨 프로세서(10)와 IPC를 주고받기 위한 경로를 제공하고 HDLC 직렬 통신시 전송 속도는 409.6Kbps를 사용하며, 최대 1Mbp까지 증가시킬 수 있다.
그리고 상위 레벨 프로세서(10)와 통신을 하기 위한 공통 버스(30)는 최대 7개의 프로세서가 라운드-로번(sround-robin) 방식으로 버스 점유권을 부여받으며, 자신의 차례에서 전송할 정보가 있으면 타 프로세서에게도 송신할 수 있다.
공통 버스(30)는 아래와 같은 4개의 신호를 사용하여 A, B 채널로 이중화되어 있다.
-데이터(data) : "송수신 데이터(Tx/Rx data) 신호''로, 상위 레벨 프로세서(10)나 하위 레벨 프로세서(PP0 내지 PP6)에서 입출력된다.
-클록(clock) : ''baudrate 클록''으로, 상위 레벨 프로세서(10)에서 출력된다.
-프레임 싱크(frame sync) : "프레임 싱크"로, 상위 레벨 프로세서(10)에서 출력된다.
-어서트(assert) : "어서트 신호"로, 상위 레벨 프로세서(10)나 하위 레벨 프로세서(PP0 내지 PP6)에서 출력되며 버스를 점유한 것을 나타낸다.
그리고 각 하위 레벨 프로세서(PP0 내지 PP6)는 공통 버스(30)의 신호를 정해진 시간내에서 하드웨어로 감시하며 공통 버스(30)에 폴트 발생시 이를 자신의 운영 체제에게 공통 버스 폴트 발생 인터럽트로 알려준다.
이와 같은 공통 버스(30)에서 발생할 수 있는 공통 버스 폴트의 종류로는 클록 폴트, 프레임 싱크 폴트, 어서트 폴트 등이 있으며 공통 버스(30)에 지속적인 폴트가 발생할 경우 정상적인 데이터의 송수신을 보장할 수 없다.
이에, 각 하위 레벨 프로세서(PP0 내지 PP6)의 운영 체제에서는 공통 버스(30)에 폴트가 발생하였을때 현재 사용중인 공통 버스틀 확인하고 이를 플트가 발생하지 않은 상대편 공통 버스로 하드웨어 제어 신호를 사용하여 절체한다.
공통 버스 폴트 발생 신호와 공통 버스 선택 하드웨어 제어 신호는 MC68302의 기능 중에서 2병렬 입출력 신호를 사용한다.
즉, 상술한 데이터 레지스터(포트 B 데이터 레지스터 : PBDAT)의 다섯번째 비트가 ''0''이면 B-버스를 선택하고 "1"이면 A-버스를 선택하는 것이다.
이상에서 설명한 바와 같이 본 발명은 현재 공통 버스(30)의 상태를 검사하여 현재 실행되는 버스의 상태가 정상인 경우에는 해당 프로세서측으로 버스 점유권을 요구하며, 비정상 상태인 경우에는 공통 버스(30)에 이상이 있음을 운용자에게 알려주고 비정상 상태에 있는 버스를 이중화 되어있는 정상 상태의 버스로 교체하도록 구현하며, 운용자에게 공통 버스(30)의 상태를 알려줌으로써 공통 버스(30)의 신뢰성이 향상되는 효과가 있다.

Claims (2)

  1. 상위 레벨 프로세서(l0), 다수개의 프로세서를 갖는 하위 레벨 프로세서(20), 제1 및 제2버스를 갖는 이중화된 공통 버스(30) 및 상기 프로세서(20)와 상기 이중화된 공통 버스(30)를 제어하는 소프트웨어측의 주처리 프로세서(40)를 구비하여, 상기 하위 레벨 프로세서(20)에 접속된 소프트웨어측 주처리 프로세서(40)가 상기 다수개의 하위 레벨 프로세서(20)로부터의 데이타를 송신하기 위한 공통 버스 점유권을 상기 하위 레벨 프로세서(20)내의 공통 버스 정합회로측으로 요구하는 방법으로서, 상기 소프트웨어측 주처리 프로세서(40)가 상기 제1 및 제2버스로 이중화된 공통 버스(30)중 현재 실행중인 어느 한 버스의 상태를 감지하여, 정상상태일 경우에만 상기 프로세서(20)측의 버스 정합회로로 공통 버스 점유권을 요구하는 단계와; 상기 소프트웨어측 주처리 프로세서(40)가 상기 공통 버스(30)중 현재 실행중인 어느 하나의 버스상태를 감지하여, 비정상 상태일 경우에는 이를 운영자에게 통보하는 단계와; 상기 통보 단계후, 상기 소프트웨어측의 주처리 프로세서(40)가 상기 제1 및 제2버스를 갖는 공통 버스(30)중에서 비정상 상태인 버스를 정상 상태의 버스로 교체하는 단계를 포함하는 다중 프로세서에서의 공통 버스 점유권 요구 방법.
  2. 제1항에 있어서, 상기 이중화된 공통 버스(30)에서 비정상 상태의 버스를 정상 상태의 버스로 교체하는 단계는, 상기 소프트웨어측의 주처리 프로세서(40)가 상기 프로세서(20)측의 버스 정합회로로 버스 점유권을 요구한 후, 상기 프로세서(20)내의 다수의 프로세서중 어떤 프로세서가 데이타를 송신할 수 있는 순서가 오면, 상기 버스 정합회로에서 공통버스를 사용해도 된다는 인터럽트 신호를 상기 주처리 제어부(40)로 발생하는 다중 프로세서에서의 공통버스 점유권 요구 방법.
KR1019940020737A 1994-08-23 1994-08-23 다중 프로세서에서의 공통 버스 점유권 요구 방법 KR970002883B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020737A KR970002883B1 (ko) 1994-08-23 1994-08-23 다중 프로세서에서의 공통 버스 점유권 요구 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020737A KR970002883B1 (ko) 1994-08-23 1994-08-23 다중 프로세서에서의 공통 버스 점유권 요구 방법

Publications (2)

Publication Number Publication Date
KR960008567A KR960008567A (ko) 1996-03-22
KR970002883B1 true KR970002883B1 (ko) 1997-03-12

Family

ID=19390904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020737A KR970002883B1 (ko) 1994-08-23 1994-08-23 다중 프로세서에서의 공통 버스 점유권 요구 방법

Country Status (1)

Country Link
KR (1) KR970002883B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293364B1 (ko) * 1997-12-27 2001-07-12 박종섭 공통버스를 이용한 이동통신 교환기의 상위, 하위 프로세서간통신 방법

Also Published As

Publication number Publication date
KR960008567A (ko) 1996-03-22

Similar Documents

Publication Publication Date Title
US7010715B2 (en) Redundant control architecture for a network device
US3787816A (en) Multiprocessing system having means for automatic resource management
US5313386A (en) Programmable controller with backup capability
US6845467B1 (en) System and method of operation of dual redundant controllers
US3921141A (en) Malfunction monitor control circuitry for central data processor of digital communication system
JPH04242463A (ja) 状態変化通知装置及び方法
CA2530913A1 (en) Fault tolerant computer system and interrupt control method for the same
KR100905874B1 (ko) Ｐｌｃ 장치
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
GB2231987A (en) Duplex computer system
KR970002883B1 (ko) 다중 프로세서에서의 공통 버스 점유권 요구 방법
JP2001060160A (ja) 制御装置のｃｐｕ二重化システム
FI96068C (fi) Laite redundantin moniprosessorijärjestelmän käyttämiseksi elektronisen asetinlaitteen ohjausta varten
US6832331B1 (en) Fault tolerant mastership system and method
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
KR200236879Y1 (ko) Ipc이중화경로구조
KR920009097B1 (ko) 공통선 신호장치의 신호단말 그룹 유지보수장치
JPH11168502A (ja) 通信障害処理装置及び方法
KR100299673B1 (ko) 프로세서간 통신장치의 스탠바이 링크 테스트 방법
JP2946541B2 (ja) 二重化制御システム
KR100606888B1 (ko) 이동통신 시스템에서 디지털 송수신기 보드 제어 이중화장치 및 방법
KR0113154Y1 (ko) 신호중계기의 망관리, 유지보수 이중화장치
KR930006862B1 (ko) 전자교환기의 신호단말그룹 버스 삼중화 신호 감시회로
GB2146810A (en) Achieving redundancy in a distributed process control system
JP3291729B2 (ja) 二重化計算機システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee