JPS6367646A - 障害箇所切離し機能付情報処理システム - Google Patents
障害箇所切離し機能付情報処理システムInfo
- Publication number
- JPS6367646A JPS6367646A JP61213178A JP21317886A JPS6367646A JP S6367646 A JPS6367646 A JP S6367646A JP 61213178 A JP61213178 A JP 61213178A JP 21317886 A JP21317886 A JP 21317886A JP S6367646 A JPS6367646 A JP S6367646A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- fault
- circuit
- diagnosis
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 10
- 238000004092 self-diagnosis Methods 0.000 claims abstract description 14
- 230000005856 abnormality Effects 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 45
- 238000003745 diagnosis Methods 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は障害箇所切離し機能付情報処理装置に関する。
従来、この種の情報処理装置に障害が発生したとき、障
害箇所が切離し可能部分の障害であれば即座に切離しを
実施した後、再試行等のリカバリ処理を行なうか、また
は、障害発生時それが切離し可能部分の障害であっても
即座に切離しは行なわず、何度か再試行等を行なって同
一障害があらかじめ決められた回数以上発生した場合に
切離しを行なっていた。
害箇所が切離し可能部分の障害であれば即座に切離しを
実施した後、再試行等のリカバリ処理を行なうか、また
は、障害発生時それが切離し可能部分の障害であっても
即座に切離しは行なわず、何度か再試行等を行なって同
一障害があらかじめ決められた回数以上発生した場合に
切離しを行なっていた。
上述した前者の方法は、一度障害が発生した箇所は修理
される迄再び使用されることがないため、切離し後の動
作は安定するが、その障害がたとえ一時的に発生し1.
後に復旧するものであったとしても必ず切離しが行なわ
れてしまうために縮退運転による性能低下が大きくなる
という欠点がある。
される迄再び使用されることがないため、切離し後の動
作は安定するが、その障害がたとえ一時的に発生し1.
後に復旧するものであったとしても必ず切離しが行なわ
れてしまうために縮退運転による性能低下が大きくなる
という欠点がある。
また、上述した後者の方法は、上記のような性能低下は
軽減されるが、例えばセット単位で切離し可能な複数セ
ットより成るセットアソシアティブなキャシュメモリな
どでは、切離しを行なわなくても再試行時に同一セット
が使用されるとは限らないために、固定障害があっても
一見再試行に成功したかのように見えてしまい、障害箇
所が切離されないまま以後の動作が続行され、より重度
の障害に発展する危険性があるという欠点がある。
軽減されるが、例えばセット単位で切離し可能な複数セ
ットより成るセットアソシアティブなキャシュメモリな
どでは、切離しを行なわなくても再試行時に同一セット
が使用されるとは限らないために、固定障害があっても
一見再試行に成功したかのように見えてしまい、障害箇
所が切離されないまま以後の動作が続行され、より重度
の障害に発展する危険性があるという欠点がある。
本発明の障害箇所切離し機能付情報処理システムは、障
害が発生した時、その障害の発生を認識し、その障害箇
所と、その障害箇所が切離し可能な部分であるか否かを
表示する信号を出力する第1の手段と、前記信号により
表示された障害箇所が切離し可能な部分である場合には
、その障害ツ所に対して自己診断を行い、自己診断の結
果異常が検出されたときにのみ障害箇所の切離しを実行
する第2の手段を有することを特徴とする。
害が発生した時、その障害の発生を認識し、その障害箇
所と、その障害箇所が切離し可能な部分であるか否かを
表示する信号を出力する第1の手段と、前記信号により
表示された障害箇所が切離し可能な部分である場合には
、その障害ツ所に対して自己診断を行い、自己診断の結
果異常が検出されたときにのみ障害箇所の切離しを実行
する第2の手段を有することを特徴とする。
このように切離しが可能な障害箇所に対して自己診断を
行ってその障害が固定的なものであるかまたは一時的に
発生し、後には復旧するものであるかを判断し、障害が
固定的である場合にのみ、障害箇所の切離しをすること
により、障害が一時的に発生し、後に復旧するものであ
る場合には、gi書箇所の不必要な切離しによって装置
の性能が低下することを防止し、また、障害が固定的で
ある場合には切離しを実行して、より重大な障害へ発展
する危険性を除くことができる。
行ってその障害が固定的なものであるかまたは一時的に
発生し、後には復旧するものであるかを判断し、障害が
固定的である場合にのみ、障害箇所の切離しをすること
により、障害が一時的に発生し、後に復旧するものであ
る場合には、gi書箇所の不必要な切離しによって装置
の性能が低下することを防止し、また、障害が固定的で
ある場合には切離しを実行して、より重大な障害へ発展
する危険性を除くことができる。
(実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の情報処理システムの一実施例のブロー
ツタ図である。
ツタ図である。
メモリ1は2レベルからなるセットアソシアティブ方式
のキャシュメモリで、各レベルはメモリ11および12
で表わされており、レベル毎に切離し可能な構造になっ
ている。レジスタ2およびレジスタ3はそれぞれキャシ
ュメモリ1を通常アクセスするときのアドレスおよび占
込みデータを保持する。キャシュ制御回路5は、アドレ
ス入力がレジスタ2の出力に、また、データ入力はキャ
シュメモリ1の各レベルのメモリ11.12の出力に接
続されている。また、キャシュ制御回路5は内部にキャ
シュメモリ1内の各セットの管理情報を保持するアドレ
ス・アレイ(図示せず)を有し、所望のデータを含むセ
ットがキャシュメモリ1に蓄積されているか否かを監視
するとともに、キャシュメモリ1の読出しに関する制御
を行なう。
のキャシュメモリで、各レベルはメモリ11および12
で表わされており、レベル毎に切離し可能な構造になっ
ている。レジスタ2およびレジスタ3はそれぞれキャシ
ュメモリ1を通常アクセスするときのアドレスおよび占
込みデータを保持する。キャシュ制御回路5は、アドレ
ス入力がレジスタ2の出力に、また、データ入力はキャ
シュメモリ1の各レベルのメモリ11.12の出力に接
続されている。また、キャシュ制御回路5は内部にキャ
シュメモリ1内の各セットの管理情報を保持するアドレ
ス・アレイ(図示せず)を有し、所望のデータを含むセ
ットがキャシュメモリ1に蓄積されているか否かを監視
するとともに、キャシュメモリ1の読出しに関する制御
を行なう。
キャシュ制御回路5はまた、読出しデータのチェックを
行ない、もしエラーが見つかればそのエラーを検出した
メモリ11または12のレベル番号を表示する信号を出
力する。障害箇所識別回路6は、キャシュ制御回路5の
出力および情報処理装置内の各部の障害情報13が入力
され、発生した障害が切離し可能部分の障害であるか否
かを判断し切離し可能部分の障害であれば、この障害箇
所と、切離し可能部分の障害であることを表示する信号
を出力する。診断実行回路7は、制御入力が障害箇所識
別回路6の出力に、また自己診断用データ入力はキャシ
ュメモリ1の出力にそれぞれ接続され、自己診断用アド
レスおよびデータならびに後述する選択回路4を切替え
る切替信号14を出力する。情報処理装置内の、いずれ
かの切離しが可能な部分に障害があることを表示する信
号を障害箇所識別回路6が出力したときには、診断実行
回路7はその障害がある部分に自己診断信号を出力し、
所定の応答がなかったときには異常と判断してその障害
がある部分の切離しを実行する切離し信号を出力する。
行ない、もしエラーが見つかればそのエラーを検出した
メモリ11または12のレベル番号を表示する信号を出
力する。障害箇所識別回路6は、キャシュ制御回路5の
出力および情報処理装置内の各部の障害情報13が入力
され、発生した障害が切離し可能部分の障害であるか否
かを判断し切離し可能部分の障害であれば、この障害箇
所と、切離し可能部分の障害であることを表示する信号
を出力する。診断実行回路7は、制御入力が障害箇所識
別回路6の出力に、また自己診断用データ入力はキャシ
ュメモリ1の出力にそれぞれ接続され、自己診断用アド
レスおよびデータならびに後述する選択回路4を切替え
る切替信号14を出力する。情報処理装置内の、いずれ
かの切離しが可能な部分に障害があることを表示する信
号を障害箇所識別回路6が出力したときには、診断実行
回路7はその障害がある部分に自己診断信号を出力し、
所定の応答がなかったときには異常と判断してその障害
がある部分の切離しを実行する切離し信号を出力する。
選択回路4は、通常の場合にはレジスタ2および3をキ
ャシュメモリ1に接続し、また、キャシュメモリ1に障
害が発生したことを表示する信号を障害箇所識別回路6
から入力したとき、診断実行回路7が出力する切替信号
14により診断実行回路7のアドレス出力およびデータ
出力をキャシュメモリ1に接続する。
ャシュメモリ1に接続し、また、キャシュメモリ1に障
害が発生したことを表示する信号を障害箇所識別回路6
から入力したとき、診断実行回路7が出力する切替信号
14により診断実行回路7のアドレス出力およびデータ
出力をキャシュメモリ1に接続する。
次に、本実施例の動作をキャシュメモリ1内のメモリ1
1に障害が発生した場合について説明する。
1に障害が発生した場合について説明する。
選択回路4は、通常レジスタ2および3を選択しており
、キャシュメモリ1はレジスタ2に保持されたアドレス
に対して読出しあるいはレジスタ3に保持されたデータ
の書込みが行なわれる。キヤシュメモリ1内のメモリ1
1および12から読出されたデータはキャシュ制御回路
5へ送られる。
、キャシュメモリ1はレジスタ2に保持されたアドレス
に対して読出しあるいはレジスタ3に保持されたデータ
の書込みが行なわれる。キヤシュメモリ1内のメモリ1
1および12から読出されたデータはキャシュ制御回路
5へ送られる。
キャシュ制御回路5はレジスタ2の内容でアドレス・ア
レイを索引し、所望のデータがメモリ11または12の
いずれかに存在しているか否かを調べ、存在していれば
それを有効データと見なし、存在していなければ主記憶
装置(図示せず)から所望のデータを含むセットをキャ
シュメモリ1ヘロードするよう制御する。
レイを索引し、所望のデータがメモリ11または12の
いずれかに存在しているか否かを調べ、存在していれば
それを有効データと見なし、存在していなければ主記憶
装置(図示せず)から所望のデータを含むセットをキャ
シュメモリ1ヘロードするよう制御する。
いま、メモリ11上のある番地にIIi’5害があり、
その番地に所望のデータが保持されているとすると、キ
ャシュ制御回路5はメモリ11より読出されたデータを
有効データと見なし、そのデータのパリティチェックを
行なう。ここで読出されたメモリ11の内容はパリティ
エラーとなるため、障害箇所識別回路6に対してメモリ
11の障害が報告される。メモリ11は切離し可能であ
るため、障害箇所識別回路6は診断実行回路7に対して
、切離し可能+i害が発生したことと、その障害がメモ
リ11で発生したことを通知する。これを受けて診断実
行回路7は切替信号14により選択回路4を診断実行回
路7側へ切替えた後、メモリ11の自己診断を開始する
。自己診断は次の手順で行なわれる。まず、メモリ11
の0番地にオールゼロのデータを書込んだ後、これを読
出し、読出されたデータがオールゼロであるかどうかお
よびパリティエラーがないかどうかがチェックされる。
その番地に所望のデータが保持されているとすると、キ
ャシュ制御回路5はメモリ11より読出されたデータを
有効データと見なし、そのデータのパリティチェックを
行なう。ここで読出されたメモリ11の内容はパリティ
エラーとなるため、障害箇所識別回路6に対してメモリ
11の障害が報告される。メモリ11は切離し可能であ
るため、障害箇所識別回路6は診断実行回路7に対して
、切離し可能+i害が発生したことと、その障害がメモ
リ11で発生したことを通知する。これを受けて診断実
行回路7は切替信号14により選択回路4を診断実行回
路7側へ切替えた後、メモリ11の自己診断を開始する
。自己診断は次の手順で行なわれる。まず、メモリ11
の0番地にオールゼロのデータを書込んだ後、これを読
出し、読出されたデータがオールゼロであるかどうかお
よびパリティエラーがないかどうかがチェックされる。
次いで、アドレスがインクリメントされメモリ11の1
番地が同様にチェックされる。以後順次アドレスをイン
クリメントして行き、メモリ11の全てがチェックされ
たら、再びアドレスを0番地とし、書込みデータを別の
パターンにして同様の動作を繰り返す。書込みデータは
あらかじめ数種類用意しておき、これらのすべてのパタ
ーンについてのチェックで異常が検出されなければ、メ
モリ11の切離しは行なわれず、キャシュ制御回路5内
のメモリ11に対応する部分のアドレス・アレイをすべ
てクリア(メモリ11内の全データを無効化)する。一
方、上記自己診断によって1ケ所でも異常が検出された
場合には、メモリ11の切離しを行なう。いずれの場合
も上記動作完了後、選択回路4をレジスタ2.3側に切
替えて、障害発生時点に戻って通常処理を再開する。
番地が同様にチェックされる。以後順次アドレスをイン
クリメントして行き、メモリ11の全てがチェックされ
たら、再びアドレスを0番地とし、書込みデータを別の
パターンにして同様の動作を繰り返す。書込みデータは
あらかじめ数種類用意しておき、これらのすべてのパタ
ーンについてのチェックで異常が検出されなければ、メ
モリ11の切離しは行なわれず、キャシュ制御回路5内
のメモリ11に対応する部分のアドレス・アレイをすべ
てクリア(メモリ11内の全データを無効化)する。一
方、上記自己診断によって1ケ所でも異常が検出された
場合には、メモリ11の切離しを行なう。いずれの場合
も上記動作完了後、選択回路4をレジスタ2.3側に切
替えて、障害発生時点に戻って通常処理を再開する。
以上説明したように本発明は、切離し可能部分のハード
ウェアに障害が発生した時、自己診断を行ない、その障
害が一時的に生じ、後に復旧するものか固定的なものか
を判所することにより、障害が一時的に生じ後に復旧す
るものであるにもかかわらず、障害時に切離しをしたこ
とにより性能が低下し、または障害が固定的であるにも
かかわらず障害箇所の切離しをしなかったためにより用
人な障害へ発展する危険性をとり除くことが可能となる
効果がある。
ウェアに障害が発生した時、自己診断を行ない、その障
害が一時的に生じ、後に復旧するものか固定的なものか
を判所することにより、障害が一時的に生じ後に復旧す
るものであるにもかかわらず、障害時に切離しをしたこ
とにより性能が低下し、または障害が固定的であるにも
かかわらず障害箇所の切離しをしなかったためにより用
人な障害へ発展する危険性をとり除くことが可能となる
効果がある。
第1図は本発明の障害箇所切離し機能付情報処理システ
ムの一実施例のブロック図である。 1・・・キャシュメモリ、 2.3・・・レジスタ、 4・・・選択回路、 5・・・キャシュ制御回路、 6・・・障害箇所識別回路、 7・・・診断実行回路、 11.12・・・メモリ、 13・・・障害情報、 14・・・切替信号。
ムの一実施例のブロック図である。 1・・・キャシュメモリ、 2.3・・・レジスタ、 4・・・選択回路、 5・・・キャシュ制御回路、 6・・・障害箇所識別回路、 7・・・診断実行回路、 11.12・・・メモリ、 13・・・障害情報、 14・・・切替信号。
Claims (1)
- 【特許請求の範囲】 ハードウェアの一部を切離しても運転を続行することが
可能な障害箇所切離し機能付情報処理システムにおいて
、 障害が発生した時、その障害の発生を認識し、その障害
箇所と、その障害箇所が切離し可能な部分であるか否か
を表示する信号を出力する第1の手段と、 前記信号により表示された障害箇所が切離し可能な部分
である場合には、その障害箇所に対して自己診断を行い
、自己診断の結果異常が検出されたときにのみ障害箇所
の切離しを実行する第2の手段を有することを特徴とす
る障害箇所切離し機能付情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61213178A JPS6367646A (ja) | 1986-09-09 | 1986-09-09 | 障害箇所切離し機能付情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61213178A JPS6367646A (ja) | 1986-09-09 | 1986-09-09 | 障害箇所切離し機能付情報処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6367646A true JPS6367646A (ja) | 1988-03-26 |
Family
ID=16634833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61213178A Pending JPS6367646A (ja) | 1986-09-09 | 1986-09-09 | 障害箇所切離し機能付情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6367646A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220635A (ja) * | 1987-03-09 | 1988-09-13 | Shindengen Electric Mfg Co Ltd | 専用線伝送システム端末器の伝送回路 |
-
1986
- 1986-09-09 JP JP61213178A patent/JPS6367646A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63220635A (ja) * | 1987-03-09 | 1988-09-13 | Shindengen Electric Mfg Co Ltd | 専用線伝送システム端末器の伝送回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4371754A (en) | Automatic fault recovery system for a multiple processor telecommunications switching control | |
US5742851A (en) | Information processing system having function to detect fault in external bus | |
JPS63184146A (ja) | 情報処理装置 | |
JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム | |
JP3210527B2 (ja) | 二重化計算機システム | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JPS6256538B2 (ja) | ||
JPH04115339A (ja) | メモリエラー処理システム | |
JPH07219796A (ja) | 情報処理装置 | |
JPH079636B2 (ja) | バス診断装置 | |
JPH0662114A (ja) | プロセッサ間診断処理方式 | |
JPH05298193A (ja) | メモリアクセス障害検出回路 | |
JPH05314017A (ja) | データリカバリ方式 | |
JPH05289896A (ja) | フォールトトレラントコンピュータ | |
JPH0233219B2 (ja) | ||
JPH04302342A (ja) | 故障診断方法 | |
JPS59163653A (ja) | デバツグ装置 | |
JPH02302855A (ja) | メモリ制御装置 | |
JPH05342076A (ja) | 二重書構成のファイル装置 | |
JPH0619733B2 (ja) | トレーサ装置 | |
JPS6130297B2 (ja) | ||
JPS62203244A (ja) | ハ−ドウエア診断方式 | |
JPH0528052A (ja) | メモリアクセス制御異常回復方法 | |
JPS59121552A (ja) | 障害検出方式 | |
JPH08305594A (ja) | 二重化装置の制御メモリ冗長方式 |