JPS59135553A - 障害情報保持方式 - Google Patents
障害情報保持方式Info
- Publication number
- JPS59135553A JPS59135553A JP58009535A JP953583A JPS59135553A JP S59135553 A JPS59135553 A JP S59135553A JP 58009535 A JP58009535 A JP 58009535A JP 953583 A JP953583 A JP 953583A JP S59135553 A JPS59135553 A JP S59135553A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- fault
- circuit
- information
- spare
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は情報処理システムに係り１、特に二重化された
プロセッサの一方を動作系、他方を予備系として使用す
る情報処理システムにおいて、動作系プロセッサに障害
が発生した場合に、速やかに予備系プロセッサに動作を
切替えると共に、障害情報を確実に保持する障害情報保
持方式に関す。
プロセッサの一方を動作系、他方を予備系として使用す
る情報処理システムにおいて、動作系プロセッサに障害
が発生した場合に、速やかに予備系プロセッサに動作を
切替えると共に、障害情報を確実に保持する障害情報保
持方式に関す。
（ｂｌ 技術の背景
高信頼性を要求される情報処理システムにおいては、該
情報処理システムの制御を司るプロセッサを二重化し、
一方を動作系として稼働させ、他方を予備系として待機
させ、動作系プロセッサに障害が発生すると、直ちに待
機中のプロセッサを新な動作系として稼働開始させ、罹
障プロセッサを情報処理システムから切離して診断を行
う待機冗長システムが広く採用されている。この種情報
処理システムにおいては、障害発生時におけるプロセッ
サの切替えが極力速やかに行われること、並びに罹障プ
ロセッサの診断の手掛りとなる障害情報が確実に保持さ
れることが当該情報処理システムの信頼性を維持する為
に必要である。
情報処理システムの制御を司るプロセッサを二重化し、
一方を動作系として稼働させ、他方を予備系として待機
させ、動作系プロセッサに障害が発生すると、直ちに待
機中のプロセッサを新な動作系として稼働開始させ、罹
障プロセッサを情報処理システムから切離して診断を行
う待機冗長システムが広く採用されている。この種情報
処理システムにおいては、障害発生時におけるプロセッ
サの切替えが極力速やかに行われること、並びに罹障プ
ロセッサの診断の手掛りとなる障害情報が確実に保持さ
れることが当該情報処理システムの信頼性を維持する為
に必要である。
（Ｃ） 従来技術と問題点
第１図はこの種情報処理システムにおける従来ある障害
情報保持方式の一例を示す図である。第１図においては
、二重化されたプロセ・７す１の一方と、該プロセッサ
１にアドレスバス２およびデ−ダハス３により接続され
るメモリ４とのみが示されている。プロセッサ１が動作
系として稼働中に発生する障害は、プロセッサ１と独立
に障害種別毎に設けられた障害検出回路５−１乃至５−
ｎが検出し、プロセッサ１内に設けられている割込回路
１１に通知する。障害検出回路５−１乃至５−ｎからの
障害検出通知を受信したプロセッサ１は公知の手順に従
い、障害情報をアドレスバス２およびデータバス３を介
してメモリ４０所定領域に格納した後、図示されぬ予備
系プロセッサに対する移行処理を開始する。
情報保持方式の一例を示す図である。第１図においては
、二重化されたプロセ・７す１の一方と、該プロセッサ
１にアドレスバス２およびデ−ダハス３により接続され
るメモリ４とのみが示されている。プロセッサ１が動作
系として稼働中に発生する障害は、プロセッサ１と独立
に障害種別毎に設けられた障害検出回路５−１乃至５−
ｎが検出し、プロセッサ１内に設けられている割込回路
１１に通知する。障害検出回路５−１乃至５−ｎからの
障害検出通知を受信したプロセッサ１は公知の手順に従
い、障害情報をアドレスバス２およびデータバス３を介
してメモリ４０所定領域に格納した後、図示されぬ予備
系プロセッサに対する移行処理を開始する。
以上の説明から明らかな如く、従来ある障害情報保持方
式においては、動作系プロセッサ１に障害が発生した・
場合には、該プロセッサ１が障害情報をメモリ４に格納
した後、予備系プロセッサに対する移行処理を開始する
為、プロセッサの切替えに要する時間が長引く欠点が有
った。また例えばアドレスバス２或いはデータバス３に
障害が発生した場合には、プロセッサ１は障害情報をメ
モリ４に格納することが出来ず、診断の手掛りが保持出
来ず、修復時間が増加する恐れが有った。
式においては、動作系プロセッサ１に障害が発生した・
場合には、該プロセッサ１が障害情報をメモリ４に格納
した後、予備系プロセッサに対する移行処理を開始する
為、プロセッサの切替えに要する時間が長引く欠点が有
った。また例えばアドレスバス２或いはデータバス３に
障害が発生した場合には、プロセッサ１は障害情報をメ
モリ４に格納することが出来ず、診断の手掛りが保持出
来ず、修復時間が増加する恐れが有った。
（ｄ） 発明の目的
本発明の目的は、前述の如き従来ある障害情報保持方式
の欠点を除去し、動作系プロセッサに障害が発生した場
合のプロセッサの切替え時間が極力短縮出来、且つ障害
情報が確実に保持可能な手段を実現することに在る。
の欠点を除去し、動作系プロセッサに障害が発生した場
合のプロセッサの切替え時間が極力短縮出来、且つ障害
情報が確実に保持可能な手段を実現することに在る。
（ｅＩ 発明の構成
この目的は、二重化されたプロセッサの一方を動作系、
他方を予備系として使用し、該動作系プロセッサに障害
が発生した場合、該動作系および予備系プロセッサを切
替える情報処理システムにおいて、動作系内で発生する
障害を検出する障害検出回路と、該障害検出回路の検出
する障害状況を示す障害情報を生成し、予備系に切替え
られた後も保持する障害保持回路とを前記各プロセッサ
に設けることにより達成される。
他方を予備系として使用し、該動作系プロセッサに障害
が発生した場合、該動作系および予備系プロセッサを切
替える情報処理システムにおいて、動作系内で発生する
障害を検出する障害検出回路と、該障害検出回路の検出
する障害状況を示す障害情報を生成し、予備系に切替え
られた後も保持する障害保持回路とを前記各プロセッサ
に設けることにより達成される。
（ｆｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による障害情報保持方式を示
す図である。なお、企図を通じて同一符号は同一対象物
を示す。第２図においては、プロセッサ１とは独立に障
害保持回路６が設けられている。第１図におけると同様
に、動作系として稼働中のプロセッサ１に発生した障害
を種別毎に検出した障害検出回路５−１乃至５−ｎは、
プロセッサ１内に設けられている割込回路１１に通知す
ると共に、障害保持回路６にも通知する。障害保持回路
６は受信した障害検出通知に対応した障害情報を作成す
る。一方障害検出通知を受信したプロセッサ１は、障害
情報をメモリ４の所定領域に格納すること無く、直ちに
図示されぬ予備系プロセッサに対する移行処理を開始す
る。障害保持回路６はプロセッサ１が予備系に切替えら
れた後も、前記障害情報を保持する。なお障害保持回路
６の保持する障害情報は、アドレスバス２に障害情報抽
出用に定められた特定アドレスを送出することにより、
プロセッサ１が抽出することも可能である。更にプロセ
ッサ１がアドレスバス２に障害情報リセット用に定めら
れた特定アドレスを送出すると、デコーダ７が該アドレ
スを判別゛し、ゲート８を介して障害保持回路６にリセ
・ノド信号を人力することにより、障害保持回路６の保
持する障害情報をリセットすることが出来る。なお障害
情報は、パワーオンリセ・ノド信号ｒが入力された場合
にもリセットされる。
す図である。なお、企図を通じて同一符号は同一対象物
を示す。第２図においては、プロセッサ１とは独立に障
害保持回路６が設けられている。第１図におけると同様
に、動作系として稼働中のプロセッサ１に発生した障害
を種別毎に検出した障害検出回路５−１乃至５−ｎは、
プロセッサ１内に設けられている割込回路１１に通知す
ると共に、障害保持回路６にも通知する。障害保持回路
６は受信した障害検出通知に対応した障害情報を作成す
る。一方障害検出通知を受信したプロセッサ１は、障害
情報をメモリ４の所定領域に格納すること無く、直ちに
図示されぬ予備系プロセッサに対する移行処理を開始す
る。障害保持回路６はプロセッサ１が予備系に切替えら
れた後も、前記障害情報を保持する。なお障害保持回路
６の保持する障害情報は、アドレスバス２に障害情報抽
出用に定められた特定アドレスを送出することにより、
プロセッサ１が抽出することも可能である。更にプロセ
ッサ１がアドレスバス２に障害情報リセット用に定めら
れた特定アドレスを送出すると、デコーダ７が該アドレ
スを判別゛し、ゲート８を介して障害保持回路６にリセ
・ノド信号を人力することにより、障害保持回路６の保
持する障害情報をリセットすることが出来る。なお障害
情報は、パワーオンリセ・ノド信号ｒが入力された場合
にもリセットされる。
以上の説明から明らかな如く、本実施例によれば、動作
系プロセッサ１に障害が発生した場合Ｇこは、プロセッ
サ１とは独立に設けられた障害保持回路６が障害情報を
自動的に保持する為、プロセッサ１は直ちに予備系プロ
セ・ノサに対する移行処理を開始することが出来、プｑ
セ・ノサの切替えに要する時間が短縮される。また障害
保持回路６番よプロセッサ１が予備系に切替えられた後
も障害情報を保持する為、診断の手掛りとなる障害情報
が確実に保持されることとなる。
系プロセッサ１に障害が発生した場合Ｇこは、プロセッ
サ１とは独立に設けられた障害保持回路６が障害情報を
自動的に保持する為、プロセッサ１は直ちに予備系プロ
セ・ノサに対する移行処理を開始することが出来、プｑ
セ・ノサの切替えに要する時間が短縮される。また障害
保持回路６番よプロセッサ１が予備系に切替えられた後
も障害情報を保持する為、診断の手掛りとなる障害情報
が確実に保持されることとなる。
（ｇｌ 発明の効果
以上、本発明によれば、前記情報処理システムにおいて
、動作系プロセ・ノサに障害が発生した場合のプロセッ
サの切替え時間が極力短縮出来、且つ障害情報が確実に
保持可能となり、当該情報処理システムの信頼性が向上
する。
、動作系プロセ・ノサに障害が発生した場合のプロセッ
サの切替え時間が極力短縮出来、且つ障害情報が確実に
保持可能となり、当該情報処理システムの信頼性が向上
する。
第１図はこの種情報処理システムにおける従来ある障害
情報保持方式の一例を示す図、第２図は本発明の一実施
例による障害情報保持方式を示す図である。 図において、１はプロセッサ、２はアドレスバス、３は
データバス、４はメモリ、５−１乃至５−ｎは障害検出
回路、６は障害保持回路、７はデコーダ、８はゲート、
１１は割込回路、ｒはパワーオンリセット信号、を示す
。
情報保持方式の一例を示す図、第２図は本発明の一実施
例による障害情報保持方式を示す図である。 図において、１はプロセッサ、２はアドレスバス、３は
データバス、４はメモリ、５−１乃至５−ｎは障害検出
回路、６は障害保持回路、７はデコーダ、８はゲート、
１１は割込回路、ｒはパワーオンリセット信号、を示す
。
Claims (1)
- 二重化されたプロセッサの一方を動作系、他方を予備系
として使用し、該動作系プロセッサに障害が発生した場
合、該動作系および予備系プロセッサを切替える情報処
理システムにおいて、動作系内で発生する障害を検出す
る障害検出回路と、該障害検出回路の検出する障害状況
を示す障害情報を生成し、予備系に切替えられた後も保
持する障害保持回路とを前記各プロセッサに併設するこ
とを特徴とする障害情報保持方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009535A JPS59135553A (ja) | 1983-01-24 | 1983-01-24 | 障害情報保持方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58009535A JPS59135553A (ja) | 1983-01-24 | 1983-01-24 | 障害情報保持方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59135553A true JPS59135553A (ja) | 1984-08-03 |
Family
ID=11722957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58009535A Pending JPS59135553A (ja) | 1983-01-24 | 1983-01-24 | 障害情報保持方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59135553A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266215A (ja) * | 1989-04-06 | 1990-10-31 | Murata Mfg Co Ltd | 振動子 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155150A (ja) * | 1974-06-03 | 1975-12-15 | ||
| JPS5471537A (en) * | 1977-11-18 | 1979-06-08 | Hitachi Ltd | Failure processing system for multiprocessor |
-
1983
- 1983-01-24 JP JP58009535A patent/JPS59135553A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50155150A (ja) * | 1974-06-03 | 1975-12-15 | ||
| JPS5471537A (en) * | 1977-11-18 | 1979-06-08 | Hitachi Ltd | Failure processing system for multiprocessor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02266215A (ja) * | 1989-04-06 | 1990-10-31 | Murata Mfg Co Ltd | 振動子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915082A (en) | Error detection and fault isolation for lockstep processor systems | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| JPS59135553A (ja) | 障害情報保持方式 | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPH0343836A (ja) | ベクタード割込み制御方式 | |
| JP2007026038A (ja) | パス監視システム，パス監視方法，およびパス監視プログラム | |
| JPS6113627B2 (ja) | ||
| JPH09198270A (ja) | 障害時自動切離し機能付二重化プロセッサシステム | |
| JPH0879281A (ja) | バス故障診断方式 | |
| JPS6110349A (ja) | 通信制御方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS6258344A (ja) | 障害回復装置 | |
| JPH10275090A (ja) | 基本処理装置の二重化方式 | |
| JPH01259654A (ja) | 回線自動交換機におけるｎ対１モジュールバックアップ方式 | |
| JPH01124034A (ja) | 情報処理装置 | |
| JPH04177538A (ja) | エラー検出方式 | |
| JPS6341943A (ja) | 論理装置のエラ−回復方式 | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 | |
| JP2001142859A (ja) | 予備論理通信パスホットスタンバイ設定方法、及び、そのプログラムを記録した記録媒体 | |
| JPH02140036A (ja) | 再開動作時のシステム構成決定方式 | |
| JPH02141831A (ja) | 仮想計算機システムにおける周辺系障害処理方式 | |
| JPH07120296B2 (ja) | ホットスタンバイシステムにおけるエラー制御方式 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS6367646A (ja) | 障害箇所切離し機能付情報処理システム |