JPH01124034A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01124034A
JPH01124034A JP62281958A JP28195887A JPH01124034A JP H01124034 A JPH01124034 A JP H01124034A JP 62281958 A JP62281958 A JP 62281958A JP 28195887 A JP28195887 A JP 28195887A JP H01124034 A JPH01124034 A JP H01124034A
Authority
JP
Japan
Prior art keywords
processing device
output
processor
delay
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62281958A
Other languages
English (en)
Inventor
Isao Omura
功 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62281958A priority Critical patent/JPH01124034A/ja
Publication of JPH01124034A publication Critical patent/JPH01124034A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、情報処理装置に関し、特に、通常動作時に処
理を行うメイン(アクティブ)系と、メイン系故障時に
メイン系の処理を引継いで動作するスペア(スタンバイ
)系を有する情報処理装置に関する。
[従来の技術] 従来、この種の情報処理装置においては、メイン系が故
障した場合、スペア系は、メイン系の故障の発生する前
の処理の引継ぎの可能な処理引継ぎ時の開始ポイントま
で遡って、動作を再開することにより、メイン系の処理
の継続を行っていた。
また、スペア系の動作をメイン系に対して遅延させてメ
イン系と全く同じ動作をさせておくことにより、処理の
引継ぎが瞬時に行なえるようにする方法もある。
[発明が解決しようとする問題点] 上述した従来の情報処理装置は、メイン系として動作し
ている処理装置の故障により、システムの情報の一部が
破壊されてからスペア系として動作している処理装置が
メイン系の処理を引継ぐため、処理再開に必要な情報の
残っている処理引継ぎ時の開始ポイントまで遡らなけら
ば、処理を継続させることかできなかっな。このため、
処理再開に時間か掛かるたけでなく、処理引継ぎ時の開
始ポイントを通常処理中においても常に記録する機構が
必要であった。このように、従来の情報処理装置におい
ては、メイン系の故障の検出からスペア系の動作再開ま
での制御のほか、通常の動作時においても複雑な制御が
必要であり、さらに、スペア系がメイン系の処理を正常
に引継いで動作を再開するまでにかなりの時間を要する
という欠点があった。
また、即時に切換が可能であるようにスペア系をメイン
系より遅延させる方法においては、メイン系とスペア系
が処理装置の構成により決まっているため、メイン系が
回復し、メイン系を起動しようとした場合、スペア系の
処理も終了させてから、再び初期設定から行い、メイン
系とスペア系の処理内容を同一にしなければならないと
いう欠点があった。
[問題点を解決するための手段] 本発明による情報処理装置は、2つの処理装置を有し、
そのうちの一方が故障時に他方に切換えて、交互に動作
可能な情報処理装置において、前記2つの処理装置への
外部処理装置からの入力を、それぞれ第1の制御信号に
応じて、遅延させあるいはそのまま通過させることが可
能な2つの第1の選択遅延手段と、前記2つの処理装置
から前記外部処理装置への出力を、それぞれ第2の制御
信号に応じて、遅延させあるいはそのまま通過させるこ
とが可能な2つの第2の選択遅延手段と、該2つの第2
の選択遅延手段の出力信号の一方を、第3の制御信号に
より切換える切換手段と、第4の制御信号により前記2
つの処理装置が動作停止中に、該2つの処理装置の内部
情報を読み書き可能な手段と、前記2つの処理装置から
の故障信号により、前記第1、第2、第3、及び第4の
制御信号を生成する手段とを有することを特徴とする。
[実施例] 以下、本発明の実施例について図面を参照して説明する
第1図を参照すると、本発明の一実施例による情報処理
装置は、演算処理装置1及び10を有し、それぞれ、外
部処理装置6からの入力は入力遅延装置3及び30、外
部処理装置6への出力は出力遅延装置4及び40と出力
セレクタ5を通して、外部処理装置6に接続されている
。出力遅延装置4及び40は、後述する制御信号により
、入力信号を一定時間遅延させて出力するモードと、遅
延させずにそのまま出力するモードを選択できるように
なっている。同様に、入力遅延装置3及び30は、後述
する制御信号により、入力信号を一定時間遅延させて出
力するモードと、遅延させずにそのまま出力するモード
を選択できるようになっている。
また、故障信号処理装置7は、演算処理装置1及び10
から信号線17及び107を介して送られる故障信号に
より、入力遅延装置3及び30、出力遅延装置4及び4
0、出力セレクタ5、外部処理装置6、及びデータ転送
装置8に対し、それぞれ、信号線73.730.74.
740.75.76.78を介して制御信号を送る。
2つの演算処理装置1及び10は、任意の一つをメイン
系とし、残りをスペア系として動作することができる。
以下、演算処理装置1をメイン系、演算処理装置10を
スペア系として、演算処理装置1で通常の処理を行って
いる場合について説明する。
この場合、故障信号処理装置7からの制御信号により、
出力遅延装置4及び入力遅延装置30は、一定時間入力
信号を遅延し、入力遅延装置3及び出力遅延装置40は
、入力信号を遅延させずに通過させるようになっている
。また、出力セレクタ5は、出力遅延装置4からの出力
信号を選択し、出力遅延装置40からの出力信号は出力
セレクタ5へ送出されるだけで、外部処理装置6へは送
られない。この時、スペア系として動作している演算処
理装置10は、遅延装置によるデータ出力の遅延量と同
じ遅延量たけ遅れて、メイン系として動作している演算
処理装置1と全く同じ処理をしている。
出力遅延装置4は、メイン系として動作している演算処
理装置1の故障時に、誤ったデータが外部処理装置6へ
送出されるのを防ぐなめ、故障が認識されスペア系への
切換えが完了するまでに必要な時間分だけ、演算処理装
置1の外部処理装置6への出力を遅延させるためのもの
であり、入力遅延装置30は、外部処理装置6から演算
処理装置10への入力信号を上記遅延量だけ遅らせるた
めのものである。
このような状態で、メイン系として動作している演算処
理装置1に故障が発生すると、演算処理装置1より信号
線17を介して故障の発生を通知する信号が故障信号処
理装置7へ送られる。故障信号処理装置7は、この信号
を受けると、信号線75を介して出力セレクタ5に切換
制御信号を送り、出力セレクタ4を出力遅延装置4の出
力信号から出力遅延装置40の出力信号を選択するよう
に切換える。これにより、メイン系である演算処理装置
1は切離され、スペア系である演算処理装置10に切換
えられて、処理を続行することができる。
演算処理装置1が修理等により回復し、システムに再び
組込まれる場合、故障信号処理装置7は、信号線76を
介して外部処理装置6に抑止制御信号を送出することに
より、外部処理装置6から演算処理装置への出力を抑止
し、入力遅延装置30による信号の遅れ分だけ時間をお
いて、演算処理装置10及び1の処理を、それぞれ信号
線710及び71を介して停止制御信号を送出すること
により停止させる。その上で、故障信号処理装置7は、
データ転送装置8に信号線78を介して動作させる信号
を送る。データ転送装置8は、演算処理装置10の内部
のレジスタ、フリップフロップ等から、演算処理装置1
0と同じ処理を演算処理装置1で行わせるために必要な
情報の全てを読み出し、演算処理装置1の対応するレジ
スタ、フリップフロップ等に値を設定する。この後、故
障信号処理装置7は、演算処理装置10を新たにメイン
系、演算処理装置1をスペア系として動作させため、入
力遅延装置3及び出力遅延装置40を一定時間入力信号
を遅延させるようにし、出力遅延装置4及び入力遅延装
置30コ入力信号を遅延させずに通過させるようにする
。また、出力セレクタ5は、出力遅延装置40からの出
力信号を選択し、出力遅延装置4からの出力信号は出力
セレクタ5へ送出されるだけで、外部処理装置6へは送
られないようにする。さらに、故障信号処理装置7は、
信号線76を介して解除制御信号を外部処理装置6へ送
出することにより、外部処理装置6の演算処理装置への
出力の抑止を解除して、演算処理装置10の動作を開始
させる。また、入力遅延装置3による遅延時間遅れて演
算処理装置lの動作を開始させる。以上の動作により、
演算処理装置10をメイン系、演算処理装置1をスペア
系として、処理を行うことになる。
本実施例では、メイン系、スペア系が共に故障状態を示
した場合には、故障信号処理装置7は、〜 9− − 8  = 信号線75を介して出力セレクタ5に切換制御信号を送
出することにより、出力セレクタ5をスペア系からの出
力を選択するようにし、同時に、信号線71及び710
を介してそれぞれ演算処理装置1及び10へ停止制御信
号を送出して、演算処理装置1及び10の動作を停止さ
せる。
[発明の効果] 以上説明したように本発明は、処理装置を2重化し、ス
ペア系として動作している処理装置を、故障通知と切換
えとに掛かる時間分遅らせて、メイン系として動作して
いる処理装置と全く同じ動作をさせている。また、−旦
、故障を起こし切離された処理装置の再起動時も、ある
一定時間の処理装置の停止により可能である。これによ
り、メイン系として動作している処理装置で故障を検出
しなとき、正常にスペア系として動作し続けているてい
る処理装置に切換えるだけで、メイン系の故障発生時点
の直前からそのまま処理を継続することができる。その
際の制御も、メイン系として動作している処理装置の出
力をスペア系として動作している処理装置の出力に切換
えるだけの簡単なものとなる。また、従来の情報処理装
置で必要であったメイン系の処理をスペア系に引継ぐた
めの処理引継ぎ時の開始ポイントの記録も必要なくなる
。このように、本発明の情報処理装置では、故障時のス
ペア系への切換えが、簡単な制御で、かつ瞬時の切換え
が可能になり、故障を起こした処理装置の再起動も最少
限の時間処理を停止するだけで可能になるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。 1・・・演算処理装置、3・・・入力遅延装置、4・・
・出力遅延装置、5・・・出力セレクタ、6・・・外部
処理装置、7・・・故障信号処理装置、8・・・データ
転送装置、10・・・演算処理装置、30・・・入力遅
延装置、40・・・出力遅延装置。 第1図

Claims (1)

    【特許請求の範囲】
  1. 1、2つの処理装置を有し、そのうちの一方が故障時に
    他方に切換えて、交互に動作可能な情報処理装置におい
    て、前記2つの処理装置への外部処理装置からの入力を
    、それぞれ第1の制御信号に応じて、遅延させあるいは
    そのまま通過させることが可能な2つの第1の選択遅延
    手段と、前記2つの処理装置から前記外部処理装置への
    出力を、それぞれ第2の制御信号に応じて、遅延させあ
    るいはそのまま通過させることが可能な2つの第2の選
    択遅延手段と、該2つの第2の選択遅延手段の出力信号
    の一方を、第3の制御信号により切換える切換手段と、
    第4の制御信号により前記2つの処理装置が動作停止中
    に、該2つの処理装置の内部情報を読み書き可能な手段
    と、前記2つの処理装置からの故障信号により、前記第
    1、第2、第3、及び第4の制御信号を生成する手段と
    を有することを特徴とする情報処理装置。
JP62281958A 1987-11-10 1987-11-10 情報処理装置 Pending JPH01124034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62281958A JPH01124034A (ja) 1987-11-10 1987-11-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62281958A JPH01124034A (ja) 1987-11-10 1987-11-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01124034A true JPH01124034A (ja) 1989-05-16

Family

ID=17646274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62281958A Pending JPH01124034A (ja) 1987-11-10 1987-11-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01124034A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146447A (ja) * 2006-12-12 2008-06-26 Nec Corp フォールトトレラントコンピュータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146447A (ja) * 2006-12-12 2008-06-26 Nec Corp フォールトトレラントコンピュータ

Similar Documents

Publication Publication Date Title
US5915082A (en) Error detection and fault isolation for lockstep processor systems
JPH0778039A (ja) クロック選択制御方式
JPH01124034A (ja) 情報処理装置
JPH0644093A (ja) 二重化装置切替方式
JP2998804B2 (ja) マルチマイクロプロセッサシステム
JPS60134942A (ja) 異常状態におけるバツクアツプシステム
JPH0652130A (ja) マルチプロセッサシステム
JPS60247750A (ja) システム初期構成制御方式
JPS60222945A (ja) 異常時等のバツクアツプシステム
JPH01124033A (ja) 情報処理装置
JP3055249B2 (ja) プロセッサのデバッグ方式
JP2504241B2 (ja) 計算機システム
JPH07200334A (ja) 二重化同期運転方式
JPH0675653A (ja) 計算機冗長制御方式
JP2795246B2 (ja) メモリ二重化システムにおける割り込み処理時の障害リカバリ装置
JPH04211841A (ja) 二重化処理装置
JPS59135553A (ja) 障害情報保持方式
JPH08329026A (ja) 2重化プロセッサシステム
JPS63174149A (ja) 情報処理システム
JPH0713792A (ja) ホットスタンバイシステムにおけるエラー制御方式
JPH02181233A (ja) 情報処理システム
JPS63238641A (ja) マイクロプロセツサ障害簡易検出方式
JPH01290354A (ja) 二重化システムの系切替方式
JPH05235887A (ja) 無瞬断クロック切替装置
JPH05143381A (ja) 待機冗長方式