JPH0675653A - 計算機冗長制御方式 - Google Patents
計算機冗長制御方式Info
- Publication number
- JPH0675653A JPH0675653A JP4225447A JP22544792A JPH0675653A JP H0675653 A JPH0675653 A JP H0675653A JP 4225447 A JP4225447 A JP 4225447A JP 22544792 A JP22544792 A JP 22544792A JP H0675653 A JPH0675653 A JP H0675653A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- computers
- control
- standby
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】電源の投入の順番や電源の瞬断にかかわらず、
現用系と待機系の２台の計算機による待機冗長計算機シ
ステムにおける運用系／待機系の制御を正しく行う。 【構成】ソフトウェアの制御のもとに自分が運用系であ
るか待機系であるかを設定するレジスタ１０１，２０１
と、ソフトウェアの制御のもとに相手の状態を読み出す
レジスタ１０２，２０２と、計算機１，２それぞれ固有
の値を外部から設定できるスイッチ１０４，２０４と、
スイッチ１０４，２０４に設定した値を読み出すシフト
レジスタ１０３，２０３とを備え、スイッチ設定値にも
とづいて時間制御を行なうことにより、２台の計算機が
同時に電源オンとなることを抑止する。
現用系と待機系の２台の計算機による待機冗長計算機シ
ステムにおける運用系／待機系の制御を正しく行う。 【構成】ソフトウェアの制御のもとに自分が運用系であ
るか待機系であるかを設定するレジスタ１０１，２０１
と、ソフトウェアの制御のもとに相手の状態を読み出す
レジスタ１０２，２０２と、計算機１，２それぞれ固有
の値を外部から設定できるスイッチ１０４，２０４と、
スイッチ１０４，２０４に設定した値を読み出すシフト
レジスタ１０３，２０３とを備え、スイッチ設定値にも
とづいて時間制御を行なうことにより、２台の計算機が
同時に電源オンとなることを抑止する。
Description
【０００１】
【産業上の利用分野】本発明は計算機冗長制御方式に関
し、特に運用系と待機系の２台の計算機を備えて成る待
機冗長計算機システムにあって、運用系と待機系の設定
を制御する計算機冗長制御方式に関する。
し、特に運用系と待機系の２台の計算機を備えて成る待
機冗長計算機システムにあって、運用系と待機系の設定
を制御する計算機冗長制御方式に関する。
【０００２】
【従来の技術】従来、２台の計算機から構成される待機
冗長計算機システムにおいては、運用系と待機系の設定
制御のため、２台の計算機間で自計算機が運用系か待機
系かを示す制御信号線を有している。
冗長計算機システムにおいては、運用系と待機系の設定
制御のため、２台の計算機間で自計算機が運用系か待機
系かを示す制御信号線を有している。
【０００３】すなわち、図２に示すように、計算機３か
らはその制御信号線３１が出力されて計算機４に入力さ
れ、計算機４からはその制御信号線３２が出力されて計
算機３に入力されている。これら制御信号線３１及び制
御信号線３２は、それぞれの計算機が運用系か待機系か
を示す情報を送出するものである。
らはその制御信号線３１が出力されて計算機４に入力さ
れ、計算機４からはその制御信号線３２が出力されて計
算機３に入力されている。これら制御信号線３１及び制
御信号線３２は、それぞれの計算機が運用系か待機系か
を示す情報を送出するものである。
【０００４】計算機３は、計算機４からの制御信号線３
２の入力の状態をみて、制御信号線３２の入力が待機系
を示すときは自分の運用系に、制御信号線３２の入力が
運用系のときは自分を待機系に設定し、その設定結果を
制御信号線３１に出力する。
２の入力の状態をみて、制御信号線３２の入力が待機系
を示すときは自分の運用系に、制御信号線３２の入力が
運用系のときは自分を待機系に設定し、その設定結果を
制御信号線３１に出力する。
【０００５】計算機４も同様に、制御信号線３１の入力
から自分の運用系／待機系を判断・設定し、その結果を
制御信号線３２に出力する。
から自分の運用系／待機系を判断・設定し、その結果を
制御信号線３２に出力する。
【０００６】以上により、計算機３及び計算機４のどち
らか一方が必ず運用系に、もう一方が待機系になるよう
に制御される。
らか一方が必ず運用系に、もう一方が待機系になるよう
に制御される。
【０００７】
【発明が解決しようとする課題】上述した従来の待機冗
長計算機システムにおける運用系／待機系の制御方式で
は、２台の計算機を同時に電源オンにすると両方が運用
系または両方が待機系になってしまうという問題点があ
る。
長計算機システムにおける運用系／待機系の制御方式で
は、２台の計算機を同時に電源オンにすると両方が運用
系または両方が待機系になってしまうという問題点があ
る。
【０００８】このため、電源オンは１台づつ順番に行う
方法がとられるが、電源に瞬断が発生し、２台の計算機
が同時に再起動される場合は、やはり両方が運用系また
は両方が待機系になってしまうことが避けられないとい
う問題点がある。
方法がとられるが、電源に瞬断が発生し、２台の計算機
が同時に再起動される場合は、やはり両方が運用系また
は両方が待機系になってしまうことが避けられないとい
う問題点がある。
【０００９】本発明の目的は上述した問題点を解決し、
電源瞬断のための再起動時に、２台の計算機がいずれも
運用系もしくは待機系となることを排除した計算機冗長
制御方式を提供することにある。
電源瞬断のための再起動時に、２台の計算機がいずれも
運用系もしくは待機系となることを排除した計算機冗長
制御方式を提供することにある。
【００１０】
【課題を解決するための手段】本発明の方式は、運用系
と待機系の２台の計算機を備えて成る待機冗長計算機シ
ステムの前記運用系と待機系の設定制御のため、前記２
台の計算機間で自計算機が運用系か待機系かを互いに認
識する情報を送出し合う制御信号線を有して成る計算機
冗長制御方式において、前記２台の計算機ごとにそれぞ
れ固有値を設定し、ソフトウェアの制御のもとに前記固
有値を読み出し、前記２台の計算機がいずれも現用系も
しくは待機系となるステータス衝突を排除するように電
源投入の待合せ時間制御を行なう構成を有する。
と待機系の２台の計算機を備えて成る待機冗長計算機シ
ステムの前記運用系と待機系の設定制御のため、前記２
台の計算機間で自計算機が運用系か待機系かを互いに認
識する情報を送出し合う制御信号線を有して成る計算機
冗長制御方式において、前記２台の計算機ごとにそれぞ
れ固有値を設定し、ソフトウェアの制御のもとに前記固
有値を読み出し、前記２台の計算機がいずれも現用系も
しくは待機系となるステータス衝突を排除するように電
源投入の待合せ時間制御を行なう構成を有する。
【００１１】また本発明の方式は、前記固有値の設定を
行なうスイッチとソフトウェアの制御のもとに前記スイ
ッチで設定した固有値を読み出すことのできるレジスタ
とを備えた構成を有する。
行なうスイッチとソフトウェアの制御のもとに前記スイ
ッチで設定した固有値を読み出すことのできるレジスタ
とを備えた構成を有する。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例の構成図である。
計算機１は、ソフトウェアの制御のもとに自分の状態
（運用系／待機系）を設定するためのレジスタ１０１
と、ソフトウェアの制御のもとに相手の状態を読み出す
ことができるレジスタ１０２と、計算機１の固有値を外
部から設定できるスイッチ１０４と、ソフトウェアの制
御のもとにスイッチ１０４に設定した値を読み出すこと
ができるレジスタ１０３とを有し、計算機２も同様なレ
ジスタ２０１，２０２，２０３およびスイッチ２０４を
有する。
計算機１は、ソフトウェアの制御のもとに自分の状態
（運用系／待機系）を設定するためのレジスタ１０１
と、ソフトウェアの制御のもとに相手の状態を読み出す
ことができるレジスタ１０２と、計算機１の固有値を外
部から設定できるスイッチ１０４と、ソフトウェアの制
御のもとにスイッチ１０４に設定した値を読み出すこと
ができるレジスタ１０３とを有し、計算機２も同様なレ
ジスタ２０１，２０２，２０３およびスイッチ２０４を
有する。
【００１４】計算機１のレジスタ１０１の値は、制御信
号線１１を通して計算機２のレジスタ２０２から読み出
すことができ、同様に、計算機２のレジスタ２０１の値
は、制御信号線１２を通して計算機１のレジスタ１０２
から読み出すことができるように接続されている。スイ
ッチ１０４とスイッチ２０４とは互いに異なる値に設定
される。
号線１１を通して計算機２のレジスタ２０２から読み出
すことができ、同様に、計算機２のレジスタ２０１の値
は、制御信号線１２を通して計算機１のレジスタ１０２
から読み出すことができるように接続されている。スイ
ッチ１０４とスイッチ２０４とは互いに異なる値に設定
される。
【００１５】次に図２のフローチャートを利用し、図１
で示す計算機１及び計算機２での冗長制御方式を説明す
る。
で示す計算機１及び計算機２での冗長制御方式を説明す
る。
【００１６】計算機１の処理を例として説明する。計算
機１を起動すると、レジスタ１０２を読み出して相手
（計算機２）の状態（運用系／待機系）を確認し（ステ
ップ５００）、読み出した相手の状態に対応して相手が
運用系のときは自分は待機系に、相手が待機系のときは
自分は運用系と判定し（ステップ５０１）、その結果を
レジスタ１０１に設定する（ステップ５０２）。
機１を起動すると、レジスタ１０２を読み出して相手
（計算機２）の状態（運用系／待機系）を確認し（ステ
ップ５００）、読み出した相手の状態に対応して相手が
運用系のときは自分は待機系に、相手が待機系のときは
自分は運用系と判定し（ステップ５０１）、その結果を
レジスタ１０１に設定する（ステップ５０２）。
【００１７】その後、再度レジスタ１０２を読み出して
計算機２の状態を再確認する（ステップ５０３）。ステ
ップ５０３の結果、自分の設定した状態と相手（計算機
２）の状態とが衝突していないかどうか判定する（ステ
ップ５０４）。なお、この計算機１の状態と計算機２の
状態が衝突する場合は、計算機１及び計算機２が同時に
オンになったときに起こる。
計算機２の状態を再確認する（ステップ５０３）。ステ
ップ５０３の結果、自分の設定した状態と相手（計算機
２）の状態とが衝突していないかどうか判定する（ステ
ップ５０４）。なお、この計算機１の状態と計算機２の
状態が衝突する場合は、計算機１及び計算機２が同時に
オンになったときに起こる。
【００１８】状態が衝突している場合は、レジスタ１０
３の値を読み出し（ステップ５０５）、読み出した値に
計算機１及び計算機２で共通の固定値を乗じた時間だけ
待ち合わせを行う（ステップ５０６）。
３の値を読み出し（ステップ５０５）、読み出した値に
計算機１及び計算機２で共通の固定値を乗じた時間だけ
待ち合わせを行う（ステップ５０６）。
【００１９】待ち合わせ時間が経過するとステップ５０
０に戻って、レジスタ１０２を読み出して相手の状態を
もう一度確認して自分の設定を行う（ステップ５００〜
ステップ５０３）。スイッチ１０４の設定値がスイッチ
２０４の設定値より小さい場合は、計算機１のこの待ち
合わせ時間は、計算機２の待ち合わせ時間より短くな
り、２度目のステップ５００からステップ５０２の処理
が、計算機２のそれより先に行われるため、計算機１の
状態（運用系／待機系）が先に決定され、計算機２の状
態は計算機１の状態に従って決定されるので、計算機１
と計算機２の状態の衝突が回避され、冗長制御処理が終
了する。
０に戻って、レジスタ１０２を読み出して相手の状態を
もう一度確認して自分の設定を行う（ステップ５００〜
ステップ５０３）。スイッチ１０４の設定値がスイッチ
２０４の設定値より小さい場合は、計算機１のこの待ち
合わせ時間は、計算機２の待ち合わせ時間より短くな
り、２度目のステップ５００からステップ５０２の処理
が、計算機２のそれより先に行われるため、計算機１の
状態（運用系／待機系）が先に決定され、計算機２の状
態は計算機１の状態に従って決定されるので、計算機１
と計算機２の状態の衝突が回避され、冗長制御処理が終
了する。
【００２０】同様にスイッチ１０４の設定値がスイッチ
２０４の設定値より大きい場合は、計算機２の状態が先
に決定され、計算機１の状態は計算機２の状態に従って
決定される。
２０４の設定値より大きい場合は、計算機２の状態が先
に決定され、計算機１の状態は計算機２の状態に従って
決定される。
【００２１】
【発明の効果】以上詳細に説明したように本発明は、各
計算機の固有値を設定できるスイッチと、ソフトウェア
の制御のもとにスイッチに設定した固有値を読み出すこ
とができるレジスタを有し、２台とも運用系または２台
とも待機系になるような衝突状態を検出した場合、スイ
ッチ設定値にもとづいて待ち合わせ時間の制御を行うこ
とにより、２台とも同時に電源オンになるようなケース
でも正常に冗長制御を行なうことができるという効果を
有する。
計算機の固有値を設定できるスイッチと、ソフトウェア
の制御のもとにスイッチに設定した固有値を読み出すこ
とができるレジスタを有し、２台とも運用系または２台
とも待機系になるような衝突状態を検出した場合、スイ
ッチ設定値にもとづいて待ち合わせ時間の制御を行うこ
とにより、２台とも同時に電源オンになるようなケース
でも正常に冗長制御を行なうことができるという効果を
有する。
【図１】本発明の一実施例の構成図である。
【図２】図１の実施例の処理内容を示すフローチャート
である。
である。
【図３】従来の待機冗長計算機システムの構成図であ
る。
る。
１〜４ 計算機 １１〜１２ 制御信号線 ３１〜３２ 制御信号線 １０１〜１０３ レジスタ ２０１〜２０３ レジスタ １０４ スイッチ ２０４ スイッチ
Claims (2)
- 【請求項１】 運用系と待機系の２台の計算機を備えて
成る待機冗長計算機システムの前記運用系と待機系の設
定制御のため、前記２台の計算機間で自計算機が運用系
か待機系かを互いに認識する情報を送出し合う制御信号
線を有して成る計算機冗長制御方式において、前記２台
の計算機ごとにそれぞれ固有値を設定し、ソフトウェア
の制御のもとに前記固有値を読み出し、前記２台の計算
機がいずれも現用系もしくは待機系となるステータス衝
突を排除するように電源投入の待合せ時間制御を行なう
ことを特徴とする計算機冗長制御方式。 - 【請求項２】 前記固有値の設定を行なうスイッチとソ
フトウェアの制御のもとに前記スイッチで設定した固有
値を読み出すことのできるレジスタとを備えることを特
徴とする請求項１記載の計算機冗長制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225447A JP3052595B2 (ja) | 1992-08-25 | 1992-08-25 | 計算機冗長制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4225447A JP3052595B2 (ja) | 1992-08-25 | 1992-08-25 | 計算機冗長制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675653A true JPH0675653A (ja) | 1994-03-18 |
| JP3052595B2 JP3052595B2 (ja) | 2000-06-12 |
Family
ID=16829502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4225447A Expired - Lifetime JP3052595B2 (ja) | 1992-08-25 | 1992-08-25 | 計算機冗長制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052595B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| KR100273103B1 (ko) * | 1997-02-27 | 2000-12-01 | 다니구찌 이찌로오 | 대기 용장화 시스템 |
| JP2007334663A (ja) * | 2006-06-15 | 2007-12-27 | Hitachi Ltd | 二重系システム |
-
1992
- 1992-08-25 JP JP4225447A patent/JP3052595B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06124272A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 冗長構成回路 |
| KR100273103B1 (ko) * | 1997-02-27 | 2000-12-01 | 다니구찌 이찌로오 | 대기 용장화 시스템 |
| JP2007334663A (ja) * | 2006-06-15 | 2007-12-27 | Hitachi Ltd | 二重系システム |
| JP4630234B2 (ja) * | 2006-06-15 | 2011-02-09 | 株式会社日立製作所 | 二重系システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3052595B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JPH02196355A (ja) | 記憶処理システム | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| JPH03219333A (ja) | 待機二重系装置 | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| KR950022612A (ko) | 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법 | |
| JPH04140810A (ja) | 情報処理装置 | |
| KR100208281B1 (ko) | 교환시스템에 있어서 하위프로세서 | |
| JP2508606B2 (ja) | 二重化装置 | |
| KR0139964B1 (ko) | 패킷 교환장치의 패킷버스 상태정보 초기점검 방법 | |
| JPH10333923A (ja) | マイクロコンピュータの割込み制御回路 | |
| JPS62168258A (ja) | Ｃｐｕ切換回路 | |
| KR920014317A (ko) | 전전자 교환기에서의 공간스위치 프로세서 이중화 제어방법 | |
| JPH05100882A (ja) | 情報処理装置 | |
| KR20020091589A (ko) | 기지국 제어 프로세서의 이중화 장치 및 방법 | |
| JPH08329026A (ja) | ２重化プロセッサシステム | |
| JPH10260947A (ja) | 計算機システム | |
| JPH07175744A (ja) | チャネル制御方式 | |
| JPH05298256A (ja) | ネットワークコントローラ | |
| JP2002197074A (ja) | 計算機システム | |
| JPH0323942B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |