KR0139968B1 - 이중화시스템의 이중화상태 결정회로 - Google Patents
이중화시스템의 이중화상태 결정회로Info
- Publication number
- KR0139968B1 KR0139968B1 KR1019920022866A KR920022866A KR0139968B1 KR 0139968 B1 KR0139968 B1 KR 0139968B1 KR 1019920022866 A KR1019920022866 A KR 1019920022866A KR 920022866 A KR920022866 A KR 920022866A KR 0139968 B1 KR0139968 B1 KR 0139968B1
- Authority
- KR
- South Korea
- Prior art keywords
- state
- redundancy
- determination circuit
- information
- register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
본 발명은 소프트웨어의 도움을 받아 하드웨어적으로 동작/대기상태를 결정함으로써 소프트웨어적으로 이중화상태를 결정하는 이중화 시스템에 적당하도록 된 이중화상태결정회로에 관한 것으로, 하드웨어적인 처리와 소프트웨어적인 처리를 병행함으로써 응답시간이 짧으면서 고도한 이중화기능을 구현할 수 있는 이중화 시스템의 이중화상태결정회로에 관한 것이다.
본 발명은 제어레지스터에 데이터를 기록하는 동작과 상태레지스터의 데이터를 독출하는 동작만으로 동작/대기상태의 결정이 이루어지도록 된 것을 특징으로 한다.
Description
제1도는 동작/대기상태의 결정을 전적으로 하드웨어적인 처리에 의존 하는 종래의 이중화상태 결정회로를 나타낸 도면.
제2도는 동작/대기상태의 결정을 전적으로 소프트웨어에 의존하는 종래 기술을 설명하기 위한 도면.
제3도는 본 발명에 따른 이중화상태 결정회로가 채용된 이중화시스템의 동작을 설명하기 위한 개략적인 구성도.
제4도는 본 발명에 따른 이중화상태 결정회로에서 생성되는 논리값을 시스템 각각의 상태에 따라 나타낸 논리값표.
제5도는 논리회로인 상태결정회로의 동작을 설명하기 위한 도면.
*도면의 주요부분에 대한 부호의 설명
CUa, CUb:시스템 제어부 CRGa, CRGb:제어 레지스터
SRGa, SRGb:상태 레지스터 Sa, Sb:상태결정회로
본 발명은 이중화시스템에 사용되는 이중화상태(동작/대기상태)결정회로에 관한 것으로, 특히 소프트웨어의 도움을 받아 하드웨어적으로 동작/대기상태를 결정함으로써 소프트웨어적으로 이중화상태를 결정하는 이중화시스템에 적당하도록 된 이중화상태 결정회로에 관한 것이다.
제1도는 동작/대기상태의 결정을 전적으로 하드웨어적인 처리에 의존하는 종래의 이중화상태 결정회로를 도시한 것으로, 이 제1도의 회로에서는 A,B 양측에서 생성된 2개의 상태제어신호의 논리적 배타합을 취하여, 예컨대 그 값이 1 인 경우에는 A측을 동작상태로 하고, 0인 경우에는 그와 반대로 B측을 동작상태로 결정하게 된다. 여기서, 상태를 변경시키고자 할 경우에는 A,B중 어느 한쪽에서만 제어신호의 값을 바꿔주면 양쪽의 동작/대기상태가 서로 바뀌게 된다. 그런데, 제1도의 종래 기술은 상대방 시스템의 상태에 대한 충분한 정보를 가질 수 없기 때문에 비동기식 이중화시스템에서는 상태변환시점의 조절이 어렵고, 또 정상상태와 고장상태를 전혀 구분할 수 없으므로 고도의 이중화기능을 구현하기에는 부적합하다.
다음, 제2도는 동작/대기상태의 결정을 전적으로 소프트웨어에 의존하는 종래 기술을 설명하기 위한 도면으로서, 소프트웨어적으로 동작/대기상태를 결정하는 이러한 종래의 기술은 상대방 시스템의 상태를 정확히 파악하고 그에 따라 자기의 상태를 결정할 수 있다는 장점이 있다.
즉, 스프트웨어적으로 이중화상태를 결정하는 기술에서는 A,B 양쪽 시스템의 사이에 서로 통신할 수 있는 직렬데이터전송로가 RS-232C 방식으로 연결되어 있고, 이 전송로를 통해 이중화정보를 주고 받으면서 그 정보를 토대로 동작/대기상태를 결정한다. 좀 더상세히 설명하면, 동작/대기상태를 결정할 때 한쪽 시스템에서 먼저 전송로를 통해 상대방 시스템의 상태에 대한 정보요구 메시지를 전달한 후, 상대방 시스템으로부터 비정상 상태의 응답이 오거나 혹은 응답이 없을 시에는 자기의 상태를 동작상태로 결정하는 한편, 상대방 시스템으로부터 동작상태라는 응답이 오면 자기의 상태를 대기상태로 전환하게 된다.
이러한 기술은 고도의 이중화기능 구현에 필요한 정보를 수시로 주고 받으면서 그 정보에 따라 상태를 변환시킬 수 있는 장점이 있다. 그러나, 상태변환시에 직렬전송로를 이용하고 있기 때문에 응답시간이 길어지게 됨에 따라 시스템의 공백기간이 생기게 되고, 또 소프트웨어의 부담이 크다는 문제점이 있다.
본 발명은 전술한 바와같은 문제점을 감안하여 안출된 것으로, 하드웨어적인 처리와 소프트웨어적인 처리를 병행함으로써 응답시간이 짧으면서 고도의 이중화기능을 구현할 수 있는 이중화상태 결정회로를 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 이중화 시스템 제어부로부터 공급된 시스템 상태정보에 따라 상태 제어정보를 출력하는 제어 레지스터, 상기 제어 레지스터로부터 공급된 상태제어 정보와 상대편의 상태정보에 따라 자신의 상태를 결정하고 결정된 자신의 상태에 대응하는 상태정보를 상기 상대편으로 출력함과 동시에 상기 이중화 시스템 제어부 측으로 상태변환 인터럽트 신호를 출력하는 상태결정회로 및, 상기 상태 결정회로로부터 공급된 상태정보와 상기 상대편의 상태 정보를 상기 이중화 시스템 제어부 측으로 공급하는 상태 레지스터를 구비하는 것을 특징으로 하는 이중화 시스템의 이중화 상태 결정회로를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
제3도에서, 시스템 제어부(CUa,CUb)는 동작전원이 인가되면 먼저 이중화상태를 결정하기 위해 시스템의 어드레스선 및 데이터선을 통해 동작상태에 해당하는 데이터를 제어레지스터(CRGa 또는 CRGb)에 기록하고, 제어레지스터(CRGa 또는 CRGb)는 기록된 상태데이터에 따라 상태제어신호(1,2)를 생성하여 상태결정회로(Sa 또는 Sb)로 전송한다. 상태 결정회로는 상대방의 상태신호와 자기의 상태신호를 비교하여 제4도에 나타낸 표에 따라 자기의 상태를 결정하고, 이를 자기쪽 시스템의 상태신호로서 자기쪽 상태레지스터 및 상대방시스템에 전송한다. 그리고, 상태결정회로(Sa 또는 Sb)에서는 자기쪽 또는 상대방 시스템의 상태가 변할 때마다 시스템 제어부(CUa 또는 CUb)에 상태변환인터럽트를 발생시키게 되고,시스템 제어부(CUa 또는 CUb)에서는 상태변환인터럽트가 발생될 때마다 상태 레지스터(SRGa 또는 SRGb)에 저장된 데이터의 값을 독출하여 자기와 상대방시스템의 확인하고, 그 결정된 상태에 해당되는 작업을 시작한다.
이때, 상대방 시스템의 상태신호가 동작상태를 나타내고 있을 때에는 자기쪽 시스템의 상태가 동작상태로 될 수 없도록 되어 있고, 동작상태 이외의 상태로는 상대방의 상태신호에 관계없이 변환이 가능하다. 즉, A와 B양쪽의 제어부 중에서 제어 레지스터(CRGa 또는 CRGb)에 먼저 동작상태에 해당하는 데이터를 기록한 쪽의 시스템이 동작상태로 되고, 양쪽이 서로 상태를 변환하고자 할 때에는 동작상태였던 쪽에서 먼저 대기상태나 비정상상태 혹은 임시상태로 바꾸고, 그 후 대기상태였던 시스템쪽에서 상태변환인터럽트가 발생됨과 동시에 제어레지스터에 데이터를 기록함으로써 동작상태로 되게 된다.
한편, 상태결정회로(Sa,Sb)는 제5도에 도시한 바와같이 상태 제어신호와 상대측 시스템의 상태신호 및 전원인가리셋(power on reset)신호를 입력으로하여 자기측 상태신호와 상태변환인터럽트를 출력값으로 생성하는 논리회로로서, 그 논리값표는 제4도에 도시한 것이다. 즉, 시스템 제어부가 제4도의 자기측 상태신호값을 상태 레지스터를 통해 독출한 후, 제4도의 비고란에 기재된 상태에 맞게 동작하게 된다.
이상 설명한 바와같이 본 발명에 따르면, 동작상태에 있는 이중화 시스템이 상대방 시스템의 영향을 받지 않고 동작상태를 유지할 수 있고, 또 동작/대기상태의 결정시에 제어 레지스터에 데이터를 기록하는 동작과 상태 레지스터를 독출하는 동작만으로 상태결정이 이루어지도록 되어 있으므로 응답시간을 줄여 시스템의 공백상태를 줄일 수 있으며, 또한 하드웨어적인 처리와 소프트웨어적인 처리를 함께 이용하고 있으므로 소프트웨어의 부담을 크게 줄일 수 있는 이중화상태 결정회로를 제공할 수 있다.
Claims (1)
- 이중화 시스템 제어부로부터 공급된 시스템 상태정보에 따라 상태 제어정보를 출력하는 제어 레지스터, 상기 제어 레지스터로부터 공급된 상태제어 정보와 상대편의 상태정보에 따라 자신의 상태를 결정하고 결정된 자신의 상태에 대응하는 상태정보를 상기 상대편으로 출력함과 동시에 상기 이중화 시스템 제어부 측으로 상태변환 인터럽트 신호를 출력하는 상태결정회로 및, 상기 상태 결정회로로부터 공급된 상태정보와 상기 상대편의 상태 정보를 상기 이중화 시스템 제어부 측으로 공급하는 상태 레지스터를 구비하는 것을 특징으로 하는 이중화 시스템의 이중화 상태 결정회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022866A KR0139968B1 (ko) | 1992-11-30 | 1992-11-30 | 이중화시스템의 이중화상태 결정회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920022866A KR0139968B1 (ko) | 1992-11-30 | 1992-11-30 | 이중화시스템의 이중화상태 결정회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940012145A KR940012145A (ko) | 1994-06-22 |
| KR0139968B1 true KR0139968B1 (ko) | 1998-07-01 |
Family
ID=56800390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920022866A KR0139968B1 (ko) | 1992-11-30 | 1992-11-30 | 이중화시스템의 이중화상태 결정회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139968B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305872B1 (ko) * | 1997-06-03 | 2001-11-30 | 박종섭 | 상대상태정보를이용한이중화장치 |
-
1992
- 1992-11-30 KR KR1019920022866A patent/KR0139968B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940012145A (ko) | 1994-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2639319B2 (ja) | 半導体装置 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| JP2834483B2 (ja) | 二重化絶縁出力切換方法 | |
| KR100499501B1 (ko) | 이중화 장치 및 방법 | |
| JPS61213932A (ja) | 分散形２重系計算機システムおよびその制御方法 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| KR100382830B1 (ko) | 이중화 보드에서의 고장 제어 장치 및 방법 | |
| JPH05173876A (ja) | 増設メモリボード | |
| KR100299316B1 (ko) | 에이티엠 교환 시스템에서의 셀 경계 회복 방법 | |
| JP2819516B2 (ja) | 冗長化制御装置 | |
| KR0125889Y1 (ko) | 프로그래머블 콘트롤러의 이중화모드 제어장치 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| EP0215494A1 (en) | Two-state memory device | |
| JP3107182B2 (ja) | 二重化記憶装置 | |
| EP0347659A3 (de) | Anordnung zur Überwachung einer elektronischen Datenverarbeitungsanlage | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JPH0157376B2 (ko) | ||
| JPH06223031A (ja) | 転送制御装置 | |
| JPH05257725A (ja) | Ｃｐｕユニットのエラー伝達装置 | |
| JPS61173351A (ja) | 印字装置 | |
| JPS62141930A (ja) | 系統安定化装置 | |
| JPS62254201A (ja) | 誤動作防止回路 | |
| JPS63187743A (ja) | 回線切換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20011224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |