JPS59139423A - 汎用インタフエ−ス装置 - Google Patents
汎用インタフエ−ス装置Info
- Publication number
- JPS59139423A JPS59139423A JP58013370A JP1337083A JPS59139423A JP S59139423 A JPS59139423 A JP S59139423A JP 58013370 A JP58013370 A JP 58013370A JP 1337083 A JP1337083 A JP 1337083A JP S59139423 A JPS59139423 A JP S59139423A
- Authority
- JP
- Japan
- Prior art keywords
- transfer control
- circuit
- signal
- general
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンピュータシステムとユーザ装置として使用
される入出力装置等の外部装置との間の所定の転送制御
を行々う汎用インタフェース装置に関する。
される入出力装置等の外部装置との間の所定の転送制御
を行々う汎用インタフェース装置に関する。
従来、この種の汎用インタフェース装置ハ複雑なダイヤ
ログ信号を持ち、ダイヤログが完了しないとエラーにな
り、転送制御は中止するように構成されている。そのた
め、その後発生した入力データは外部装置側で蓄積しな
い限り消滅していた。
ログ信号を持ち、ダイヤログが完了しないとエラーにな
り、転送制御は中止するように構成されている。そのた
め、その後発生した入力データは外部装置側で蓄積しな
い限り消滅していた。
本発明の目的は上記エラーが発生し、通常の転送制御が
停止された場合でもその後に発生する外部装置からの入
力データを極力保持できるような転送制御を行なう汎用
インタフェース装置を提供することにある。
停止された場合でもその後に発生する外部装置からの入
力データを極力保持できるような転送制御を行なう汎用
インタフェース装置を提供することにある。
前記目的を達成するために本発明による汎用インタフェ
ース装置はコンピュータシステムと入出力装置等の外部
装置間において所定の転送制御を行なう汎用インタフェ
ース装置において前記所定の転送制御より簡易な転送制
御を行なう第２の転送制御回路と、前記所定の転送制御
を行なう回路と前記第２の転送制御回路との切換を行な
う切換回路と、前記所定の転送制御のエラーを検出した
とき前記切換回路に対し前記第２の転送制御回路に切換
オさせるべき信号を送出し、かつそのエラーを前記外部
装置に通知する障害検出回路とを設け、その通知にした
がって転送してくる前記外部装置からの簡略化したイン
タフェース信号をコンピュータシステムの主配憶装置に
転送するように構成しである。
ース装置はコンピュータシステムと入出力装置等の外部
装置間において所定の転送制御を行なう汎用インタフェ
ース装置において前記所定の転送制御より簡易な転送制
御を行なう第２の転送制御回路と、前記所定の転送制御
を行なう回路と前記第２の転送制御回路との切換を行な
う切換回路と、前記所定の転送制御のエラーを検出した
とき前記切換回路に対し前記第２の転送制御回路に切換
オさせるべき信号を送出し、かつそのエラーを前記外部
装置に通知する障害検出回路とを設け、その通知にした
がって転送してくる前記外部装置からの簡略化したイン
タフェース信号をコンピュータシステムの主配憶装置に
転送するように構成しである。
前記構成によれば障害が発生した場合も外部装置からの
入力データの消滅を極力少なくでき本発明の目的は完全
に達成できる。
入力データの消滅を極力少なくでき本発明の目的は完全
に達成できる。
以下、図面を径間して本発明をさらに詳しく説明する。
第１図は本発明による汎用インタフェース装置の実施ｆ
ｌを示す図で、コンピュータのシステム図である。中央
制御装置１、主記憶部２および汎用インタフェース装置
１０はそれぞれ信号線群４を介してバス３に接続されて
いる。
ｌを示す図で、コンピュータのシステム図である。中央
制御装置１、主記憶部２および汎用インタフェース装置
１０はそれぞれ信号線群４を介してバス３に接続されて
いる。
外部装置であるユーザ装置８は信号線群７を介して汎用
インタフェース装置１０に接続されている。インタフェ
ース装Ｍ１０は本来の転送制御機能を有する転送制御回
路１０の他に第２の転送制御回路９、切換回路５および
障害検出回路１１を具備している。
インタフェース装置１０に接続されている。インタフェ
ース装Ｍ１０は本来の転送制御機能を有する転送制御回
路１０の他に第２の転送制御回路９、切換回路５および
障害検出回路１１を具備している。
ダイヤログが完了しない等の障害が発生すると障害検出
回路１１は切換回路５に切換制御信号を送出すると共に
ユーザ装置８に対して、その旨を通知する。切換回路５
は信号線群４を転送制御回路６から第２の転送制御回路
９に切換接続するため、少なくともユーザ装置８からの
入力データ等、簡略化された転送制御が障害発生以後可
能となる。一方、ユーザ装置８は障害発生が通知された
場合、ダイヤログ信号を無視して、データ信号と同期信
号のみを送り続けるように構成されている。そのためデ
ータ信号と同期信号のみを含む簡略化されたインタフェ
ース信号が第２の転送制御回路９経由で、主記憶部２へ
転送される。
回路１１は切換回路５に切換制御信号を送出すると共に
ユーザ装置８に対して、その旨を通知する。切換回路５
は信号線群４を転送制御回路６から第２の転送制御回路
９に切換接続するため、少なくともユーザ装置８からの
入力データ等、簡略化された転送制御が障害発生以後可
能となる。一方、ユーザ装置８は障害発生が通知された
場合、ダイヤログ信号を無視して、データ信号と同期信
号のみを送り続けるように構成されている。そのためデ
ータ信号と同期信号のみを含む簡略化されたインタフェ
ース信号が第２の転送制御回路９経由で、主記憶部２へ
転送される。
ユーザ装置８は一度転送を開始すると中断することがで
きず、かつ十分なデータバッファを持っていないもので
あると、障害発生以後に送出される入力データは従来は
消滅していたが、本装置では主記憶部２に蓄積される。
きず、かつ十分なデータバッファを持っていないもので
あると、障害発生以後に送出される入力データは従来は
消滅していたが、本装置では主記憶部２に蓄積される。
以上、詳しく噌明したように本発明によれば、本来の転
送制御回路に加オて、簡略化された転送制御を行なう第
２の転送制御回路、本来の転送制御回路と第２の転送制
御回路の切換を行なう切換回路および障害発生で前記切
換回路等を制御する障害検出回路を設けることにより、
汎用インタフェース装置故障時における外部装置からの
データの消滅を極力少なくできる。
送制御回路に加オて、簡略化された転送制御を行なう第
２の転送制御回路、本来の転送制御回路と第２の転送制
御回路の切換を行なう切換回路および障害発生で前記切
換回路等を制御する障害検出回路を設けることにより、
汎用インタフェース装置故障時における外部装置からの
データの消滅を極力少なくできる。
第１図は本発明による汎用インタフェース装置の実施例
を示すブロック図である。 １・・・中央制御装置 ２・・・主記憶部３・・・バ
ス ４・・・信号線群５・・・切換回路
６・・・転送制御回路７・・・信号線群 ８・・
・外部装置（ユーザ装置）９・・・第２の転送制御回路 １０・・・汎用インタフェース装置 １１・・・障害検出回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
を示すブロック図である。 １・・・中央制御装置 ２・・・主記憶部３・・・バ
ス ４・・・信号線群５・・・切換回路
６・・・転送制御回路７・・・信号線群 ８・・
・外部装置（ユーザ装置）９・・・第２の転送制御回路 １０・・・汎用インタフェース装置 １１・・・障害検出回路 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- コンピュータシステムと入出力装置等の外部装置間にお
いて所定の転送制御を行なう汎用インタフェース装置に
おいて、前記所定の’！制御より簡易な転送制御を行な
う第２の転送制御回路と、前記所定の転送制御を行なう
回路と前記第２の転送制御回路との切換を行なう切換回
路と、前記所定の転送制御のエラーを検出したとき前記
切換回路に対し前記第２の転送制御回路に切換オさせる
べき信号を送出し、かつそのエラーを前記外部装置に通
知する障害検出回路とを設け、その通知にしたがって転
送してくる前記外部装置からの簡略化したインタフェー
ス信号をコンピュータシステムの主記憶装置に転送する
ように構成したことを特徴とする汎用インタフェース装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013370A JPS59139423A (ja) | 1983-01-28 | 1983-01-28 | 汎用インタフエ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013370A JPS59139423A (ja) | 1983-01-28 | 1983-01-28 | 汎用インタフエ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59139423A true JPS59139423A (ja) | 1984-08-10 |
Family
ID=11831197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013370A Pending JPS59139423A (ja) | 1983-01-28 | 1983-01-28 | 汎用インタフエ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139423A (ja) |
-
1983
- 1983-01-28 JP JP58013370A patent/JPS59139423A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| KR100228306B1 (ko) | 핫-스탠바이 이중화 장치 및 그의 구현 방법 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JPH05160759A (ja) | 切替制御方式 | |
| KR0139968B1 (ko) | 이중화시스템의 이중화상태 결정회로 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JP3141746B2 (ja) | 二重化制御装置 | |
| JPH0675653A (ja) | 計算機冗長制御方式 | |
| KR970004888B1 (ko) | 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법 | |
| JPS628832B2 (ja) | ||
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JPS63187743A (ja) | 回線切換装置 | |
| JPS6368937A (ja) | 切替装置 | |
| JPH06132946A (ja) | 冗長構成装置 | |
| JPH07307770A (ja) | プロテクション制御回路 | |
| JPS60259026A (ja) | Ｎ：１の現用予備装置における自動切替方法 | |
| KR19990059294A (ko) | 교환기에서의 이중화 스위칭 시스템 | |
| JPH05241875A (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPS59200531A (ja) | 二重化切替方式 | |
| JPH0548580A (ja) | 回線制御部の二重化方式 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPH08286938A (ja) | 計算機システム |