KR0125889Y1 - 프로그래머블 콘트롤러의 이중화모드 제어장치 - Google Patents

프로그래머블 콘트롤러의 이중화모드 제어장치 Download PDF

Info

Publication number
KR0125889Y1
KR0125889Y1 KR2019930023676U KR930023676U KR0125889Y1 KR 0125889 Y1 KR0125889 Y1 KR 0125889Y1 KR 2019930023676 U KR2019930023676 U KR 2019930023676U KR 930023676 U KR930023676 U KR 930023676U KR 0125889 Y1 KR0125889 Y1 KR 0125889Y1
Authority
KR
South Korea
Prior art keywords
receiver
signal
standby
card
programmable controller
Prior art date
Application number
KR2019930023676U
Other languages
English (en)
Other versions
KR950015220U (ko
Inventor
전흥주
Original Assignee
이희종
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이희종, 엘지산전주식회사 filed Critical 이희종
Priority to KR2019930023676U priority Critical patent/KR0125889Y1/ko
Publication of KR950015220U publication Critical patent/KR950015220U/ko
Application granted granted Critical
Publication of KR0125889Y1 publication Critical patent/KR0125889Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00—Safety arrangements
    • G05B9/02—Safety arrangements electric
    • G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14015—Dual plc's, processors and dual I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14033—Dual plc, dual I-O bus, dual I-O amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

본 고안은 프로그래머블 콘트롤러의 입/출력 인터페이스에 관한 것으로, 일반적인 프로그래머블 콘트롤러는 단일모드에서는 정확히 동작하나 두 개의 메인랙에 하나의 서브랙을 결합시키는 스위치화된 I/0 이중화모드에서는 동작하지 않는다. 따라서 프로그래머블 콘트롤러를 사용하여 대규모의 공정이나 고가의 장비등을 제어하는 경우에 씨피유카드의 고장이나 정전등의 이유로 프로그래머블 콘트롤러가 동작을 멈추게 되면 큰 경제적 손실을 입게 된다. 그러므로 이중화모드에서의 동작이 가능하기 위하여 리시버(R)카드에 드라이버(D)로부터 전송받은 신호의 출력을 제어하고 GRST*등의 신호의 출력값을 결정하는 회로, 즉 리시버카드의 동작을 제어하는 회로가 필요하게 되는 문제점을 가지게 된다.

Description

프로그래머블 콘트롤러의 이중화모드 제어장치
제1도 (a)는 종래의 인터페이스카드에 의한 랙 증설도.
제2도 (b)는 제1도 (a)의 드라이버(d)와 리시버(R)의 신호결합도.
제2도는 본 고안 프로그래머블 콘트롤러의 이중화모드 제어장치 구성도.
제3도는 제2도의 인터페이스카드의 신호 입/출력 관계도.
제4도는 제2도의 리시버카드(R, R')의 구성도.
제5도는 리비서카드((R, R')의 입/출력신호의 관계도.
제6도 (a)는 신호지연 및 글리치 방지를 위한 회로도.
제6도 (b) 는 매스터/스탠바이의 절환을 위한 신호의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1, 11, 11': 씨피유 2 : 케이블
10 : 메인랙 10': 스탠바이랙
D, D': 드라이버 R, R': 리시버
20 : 서브랙
본 고안은 프로그래머블 콘트롤러의 입/출력 인터페이스에 관한 것으로, 특히 단일 모드에 사용되는 인터페이스카드의 구조변경과 이중화모드용 신호에 의해 프로그래머블 콘트롤러가 스위치화된 I/O모드에서 동작될 수 있도록 한 프로그래머블 콘트롤러의 이중화모드 제어장치에 관한 것이다.
일반적으로 사용되고 있는 프로그래머블 콘트롤러에서의 인터페이스 카드는 제1도 (a)와 같이 메인랙의 드라이버(D)와 서브랙의 리시버(R)의 한 쌍이 인터페이스 카드를 구성하여 랙을 증설할 수 있게 되어 있다.
한편, 제1도 (b)는 드라이버(D)/리시버(R)간의 신호선과 블록도를 나타낸 것으로, 드라이버(D)는 메인랙에 장착되어 씨피유(1)의 리드/라이트 명령을 리시버(R)로 전송하고 리시버(R)는 드라이버(D)로부터 전송된 명령을 서브랙에 전달한다.
드라이버(D)-리시버(R)간의 정보전송은 케이블(2)을 통하여 이루어지며, 드라이버(D)와 리시버(R)에는 케이블(2)의 단선을 감지하는 회로가 있다.
이와 같은 일반적인 프로그래머블 콘트롤러는 메인랙과 서브랙의 전원이 정상적으로 공급되고 케이블(2)이 단선되어 있지 않으면 서브랙에 장착된 리시버(R)는 GRST*를 디스에이블시키며, 드라이버(D)를 통하여 전송된 제어신호, 어드레스/데이타 버스에 의하여 서브랙에 장착된 I/O카드를 액세스한다.
어드레스 래치(A.D), 데이터 버퍼(D.B), 제어신호 래치(C.D)는 전송받은 어드레스, 데이터 제어신호를 서브랙의 각 I/O로 출력한다.
그런데, 만일 케이블(2)이 단선되면 리시버(R)는 I/O의 오동작을 막기 위해 상기 GRST*신호를 로우로 하여 서브랙의 각 I/O로 출력하여 각 출력카드(I/O)의 모든 접점이 오프상태가 되게 한다.
메인랙의 전원이 차단되는 경우에도 리시버(R)는 케이블(2)을 통해 이를 감지하여 케이블(2) 단선의 경우와 마찬가지로 서브랙에 GRST*를 로우로 만들어 출력함으로써 출력카드의 접점이 오프상태가 되게 한다.
또한 메인랙으로부터 전송되어지는 RESET*신호가 로우이면 마찬가지로 GRST*를 로우로 만들어 출력한다.
그러나, 이와 같이 설계된 드라이버(D)/리시버(R)카드는 제1도(a,b)와 같은 프로그래머블 콘트롤러의 단일모드에서는 정확히 동작하나 두 개의 메인랙에 하나의 서브랙을 결합시키는 스위치화된 I/O 이중화모드에서는 동작하지 않는다.
따라서 프로그래머블 콘트롤러를 사용하여 대규모의 공정이나 고가의 장비등을 제어하는 경우에 씨피유카드의 고장이나 정전등의 이유로 프로그래머블 콘트롤러가 동작을 멈추게 되면 큰 경제적 손실을 입게 된다.
그러므로, 이중화모드에서의 동작이 가능하기 위하여 리시버카드(R)에 드라이버카드(D)로부터 전송받은 신호의 출력을 제어하고 GRST*등의 신호의 출력값을 결정하는 회로, 즉 리시버카드의 동작을 제어하는 회로가 필요하게 되는 문제를 가지게 된다.
이에 따라, 본 고안의 목적은 상기와 같은 종래의 프로그래머블 콘트롤러장치에 따르는 결함을 해결하기 위하여 일반적인 드라이버/리시버카드에 새로운 이중화용 신호와 리시버 동작 제어회로를 추가하여 프로그래머블 콘트롤러의 단일모드 및 이중화모드에서 사용할 수 있는 프로그래머블 콘트롤러의 이중화모드 제어장치를 제공하는데 있다.
본 고안은 접점수가 큰 중,대형 프로그래머블 콘트롤러에서 씨피유카드, 전원공급장치, I/O카드등을 이중화하여 어느 한 쪽의 장치에 이상이 발생하였을 경우 다른 한 쪽이 동작하여 정상적으로 공정을 제어하게 하는 이중화기능을 갖게 한다.
여기에서 프로그래머블 콘트롤러의 이중화방법중에 씨피유카드만을 이중화하는 방법을 스위치화된 I/O라고 하며, 이 방법은 메인랙의 전원 이상이나 씨피유카드의 이상에 대처할 수 있는 능력을 갖게 된다.
이 방법에서 하나의 씨피유는 매스터(MASTER)가 되어 공정을 제어하고 다른 씨피유는 스탠바이(STANDBY)가 되어 매스터를 감시하며, 매스터에 이상이 발생하면 즉시 매스터를 대체하여 공정을 제어한다.
두 씨피유가 공유하는 I/O카드는 서브랙에 장착되며, 두 씨피유카드는 인터페이스카드를 통하여 I/O카드를 액세스하게 된다.
제2도는 본 고안에 따른 프로그래머블 콘트롤러의 이중화모드 제어장치의 블록 구성도로서, 이중화모드를 위한 신호로 드라이버(D)/리시버(R)간에 스탠바이(D',R')가 추가되며, 리시버(R, R')에는 이중화모드/단일모드의 구분을 위한 기능과 각각의 모드에서 동작을 제어하는 기능이 추가된다.
제3도는 이중화를 위하여 추가된 신호를 나타낸 것으로서, 서브랙(20)에 장착되는 리시버(R,R')카드에는 자신의 존재 여부를 동일한 서브랙에 장착된 다른 리시버(R,R')에 알려주는 신호(SELF*)와, 다른 리시버의 존재여부를 알 수 있는 신호(OTHER*)가 있으며 이 두 신호는 제3도와 같이 꼬여져 연결된다.
자신의 RESET*, 스탠바이(STANDBY)와 다른 리시버의 RESET*, 스탠바이신호, 다른 리시버의 존재 여부등에 따라 리시버카드의 동작을 제어하는 회로가 추가된다.
제4도는 본 고안에 따른 리시버(R,R')카드의 구성을 나타내며, 제5도는 리시버(R,R')카드에 연결되어 다른 서브랙과 인터페이스하는 제어회로의 입/출력 관계도이다.
본 고안의 동작시 스위치화된 I/O 이중화모드에서 두 씨피유(11,11')가 동일한 사용자 프로그램을 가지고 있으며, 서로 동기되어 사용자 프로그램을 수행하게 된다.
이때, 두 씨피유(11,11') 모두가 I/O를 액세스하는 것이 아니며 어느 한 씨피유(11)가 매스터가 되어 I/O를 직접 제어하며, 다른 씨피유(11')는 스탠바이가 되어 매스터를 감시하고 매스터에 이상이 발생하였을 때 매스터로 절환되어 I/O를 제어한다.
이와 같은 제어를 수행하기 위해 제5도는 리시버카드의 동작 제어블럭은 다음의 신호를 입/출력한다.
즉, 자신의 존재 여부를 다른 리시버카드에 알리는 신호(SELF*)와, 다른 리시버카드의 존재 여부를 나타내는 신호(OTHER*)와, 메인랙의 전원이 차단될 때, 케이블이 단선되었을 때, 메인랙이 리세트될 때 로우를 출력하는 RESET*와, RESET*를 다른 리시버에 전달하는 신호(SELF-RESET*)와, 다른 리시버가 출력한 RESET*신호(OTHER-RESET*)와, 스탠바이를 다른 리시버에 전달하는 신호(SELF-STANDBY)와, 다른 리시버가 출력한 스탠바이 신호(OTHER-STANDBY)와, 리시버카드내의 어드레스 버퍼, 데이터 버퍼, 제어신호 버퍼의 출력을 제어하는 신호(OE*)와, 서브랙으로 출력되어 서브랙의 모든 I/O카드를 리세트시키는 신호(GRST*)를 입,출력한다.
출력신호(SELF*, LESL-RESET*, LFLF-STANDBY, GRST*)는 모두 서브랙상에 존재하는 저항에 의하여 풀업되어 있어 자신외에 다른 리시버카드가 장착되어 있지 않으면 OTHER*, OTHER-STANDBY,OTHER-RESET*는 모두 하이로 입력된다.
이와 같은 리시버(R,R')카드의 동작을 결정하는 방법은 다음과 같이 동작한다.
먼저, 프로그래머블 콘트롤러의 서브랙(20)에 하나의 리시버(R)카드만이 장착되면 리시버(R)카드는 단일모드로 동작하게 되며, 다른 리시버카드의 장착 여부는 OTHER*를 통하여 알 수 있다.
단일모드에서 리시버(R)카드는 OE*를 로우로 하여, 메인랙(10)에서 전송받은 신호를 그대로 서브랙(20)상으로 출력하고, 케이블 단선 감지회로의 RESET* 출력을 GRST*로 서브랙(20)에 출력한다.
한편, 서브랙(20)에 두 개의 리시버(R,R')카드가 장착되면, 리시버(R,R')카드는 이중화모드로 동작하게 되는데, 이중화모드에서 리시버(R,R')카드는 메인랙(10)에서 전송받은 신호를 그대로 서브랙(20)상으로 출력하지 않는다.
즉, 자신이 매스터인 경우에는 SELF-STANDBY=로우, OTHER-STANDBY=하이이므로 출력 인에이블신호(OE*)를 로우로 하여 어드레스, 데이터, 제어신호를 서브랙(20)에 출력하고, GRST*로는 자신의 RESET*를 출력한다.
자신이 스탠바이인 경우에는 SELF-STANDBY=하이, OTHER-STANDBY=로우가 되므로, OE*를 하이로 하여 어드레스, 데이터, 제어신호를 서브랙(20)에 출력하지 않고, GRST*로는 OTHER-RESET*를 출력한다.
그리고, 두 리시버(R,R') 모두 스탠바인 경우에는 SELF-STANDBY=하이, OTHER-STANDBY=하이이므로 OE*를 하이로 하여 어드레스, 데이터, 제어신호를 출력하지 않게 된다.
이 상황은 매스터/스탠바이의 절환시에 발생하므로 GRST*로는 자신의 RESET*과 OTHER-RESET* 모두 로우이면 로우를 출력한다.
두 리시버(R,R')가 모두 매스터인 경우에는 SELF-STANDBY=로우, OTHER-STANDBY=로우가 되어 시스템이 이상상태임을 나타낸다.
따라서 출력 인에이브신호(OE*)를 하이로 하고 GRST*는 로우로 만들어 출력한다.
한편, 프로그래머블 콘트롤러가 이중화모드로 동작하다가 매스터에 이상, 즉 매스터의 전원차단이나 씨피유가 파손, 케이블이 절단되면 스탠바이가 매스터로 절환되어 서브랙(20)의 I/O를 제어해야 한다.
이와 같은 매스터의 이상으로 매스터/스탠바이의 절환이 발생할 때 I/O가 순간적으로 오프될 수 있다.
그 이유는 케이블이 끊어지는 경우 RESET*은 로우가 되고 스탠바이신호(STANDBY)는 하이가 되는데, 어느 신호가 먼저 변할지 예측할 수 없으며, 또한 케이블이 끊어지는 과정에서 위의 두 신호에 글리치가 발생할 수 있기 때문이다.
매스터쪽의 케이블이 끊어질 때 만약 RESET*신호가 스탠바이신호가 하이가 되기 전에 로우가 되면, 스탠바이신호가 하이가 될 때까지 서브랙(20)에 장착된 모든 I/O가 오프된다.
제6도 (a)는 리시버(R,R')에 글리치를 방지하고 신호를 지연하는 회로로서, 쉬미트 트리거(31∼34)와 RC회로(R1, R2, C1, C2)에 의하여 글리치가 제거되며 저항과 정전용량 값이 상수가 되어 신호를 지연시키게 된다.
제6도에서 스탠바이신호(STANDBY-IN)에 연결된 저항(R1)의 값을 리세트신호(RESET-IN)에 연결되는 저항(R2)의 값보다 작게 하여, 두 신호가 제6도 (b)와 같이 스탠바이신호(STANDBY)가 리세트신호(RESET*)보다 빠르게 하이로 전환되도록 함으로써 글리치를 방지하게 된다.
이와 같이 함으로써 본 고안은 단일모드에서만 사용할 수 있는 인터페이스카드에 이중화를 위한 신호와 동작 제어신호를 추가하여 별도의 장치없이 하나의 인터페이스카드를 단일모드 및 이중화모드에 사용할 수 있으므로, 단일모드/이중화모드로 동작하는 프로그래머블 콘트롤러의 개발비용을 감소시킬 수 있으며, 사용자의 입장에서는 단일모드와 동일한 인터페이스카드를 사용하여 이중화모드를 구현할 수 있으므로 경제적이 된다.
이상에서와 같이 본 고안은 프로그래머블 콘트롤러를 이중화모드에서 동작시키는 효과를 준다.

Claims (3)

  1. 동일한 사용자 프로그램에 의해 서브랙을 제어하는 메인랙(10)과, 이의 동작을 감시하여 메인랙(10)에 이상이 있을 때 그 동작을 대신하는 스탠바이랙(10')과, 서브랙(20)에 상기 메인랙(10)과 스탠바이랙(10')의 드라이버(D)(D')로부터의 제어신호를 수신하여 서브랙(20)의 입/출력카드(I/O)를 제어하는 리시버(R,R')가 구비된 것을 특징으로 하는 프로그래머블 콘트롤러의 이중화모드 제어장치.
  2. 제1항에 있어서, 상기 리시버(R,R')는 자신의 존재 여부를 동일한 서브랙에 장착된 다른 리시버(R,R')에 알려주는 신호(SELF*)와, 다른 리시버의 존재 여부를 알 수 있는 신호(OTHER*)를 발생시키는 것을 특징으로 하는 프로그래머블 콘트롤러의 이중화모드 제어장치.
  3. 제1항 또는 제2항에 있어서, 상기 리시버(R,R')는 자신이 매스터인 경우에는 그의 제어를 받는 서브랙(20)을 인에이블시키고, 자신이 스탠바이인 경우에는 그의 제어를 받는 서브랙(20)을 디스에이블시키며, 두 리시버(R,R')가 모두 매스터인 경우에는 시스템의 이상을 지정하는 신호를 출력하는 것을 특징으로 하는 프로그래머블 콘트롤러의 이중화모드 제어장치.
KR2019930023676U 1993-11-11 1993-11-11 프로그래머블 콘트롤러의 이중화모드 제어장치 KR0125889Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930023676U KR0125889Y1 (ko) 1993-11-11 1993-11-11 프로그래머블 콘트롤러의 이중화모드 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930023676U KR0125889Y1 (ko) 1993-11-11 1993-11-11 프로그래머블 콘트롤러의 이중화모드 제어장치

Publications (2)

Publication Number Publication Date
KR950015220U KR950015220U (ko) 1995-06-17
KR0125889Y1 true KR0125889Y1 (ko) 1998-12-15

Family

ID=19367607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930023676U KR0125889Y1 (ko) 1993-11-11 1993-11-11 프로그래머블 콘트롤러의 이중화모드 제어장치

Country Status (1)

Country Link
KR (1) KR0125889Y1 (ko)

Also Published As

Publication number Publication date
KR950015220U (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
US6845467B1 (en) System and method of operation of dual redundant controllers
EP1092194B1 (en) Device for use as stand-alone device and as slave device in a data bus system
US6038681A (en) Multi-array disk apparatus
US3601807A (en) Centralized crosspoint switching unit
KR0125889Y1 (ko) 프로그래머블 콘트롤러의 이중화모드 제어장치
JP2861595B2 (ja) 冗長化ｃｐｕユニットの切り替え制御装置
JP2978622B2 (ja) 無停止型コンピュータ
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
JPS6032374B2 (ja) デ−タ伝送装置
JP2847957B2 (ja) 増設システム
KR0139968B1 (ko) 이중화시스템의 이중화상태 결정회로
KR100499501B1 (ko) 이중화 장치 및 방법
KR0137955Y1 (ko) 피엘씨의 이중화 장치
KR100380328B1 (ko) 교환기 시스템의 보드 탈장시 다운 방지장치
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
JP2001056702A (ja) 多重化計装システム
JP2856633B2 (ja) 冗長装置
KR100220228B1 (ko) 이중화구조에 있어서 상태천이제어장치
JPH0697989A (ja) 二重系処理装置のプロセス系用回線への切替方法及び装置
KR960012308B1 (ko) 통신장치에 있어서 시스템 유지 및 보수를 위한 제어회로
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH08116579A (ja) データ通信装置
JPH03220935A (ja) 二重化切替制御方式
KR20010039096A (ko) 전자교환기의 통신포트 이중화 제어장치
JPH06132946A (ja) 冗長構成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 11

EXPY Expiration of term