KR100499501B1 - 이중화 장치 및 방법 - Google Patents

이중화 장치 및 방법 Download PDF

Info

Publication number
KR100499501B1
KR100499501B1 KR10-2002-0084439A KR20020084439A KR100499501B1 KR 100499501 B1 KR100499501 B1 KR 100499501B1 KR 20020084439 A KR20020084439 A KR 20020084439A KR 100499501 B1 KR100499501 B1 KR 100499501B1
Authority
KR
South Korea
Prior art keywords
signal
redundancy
board
outputting
output
Prior art date
Application number
KR10-2002-0084439A
Other languages
English (en)
Other versions
KR20040058424A (ko
Inventor
유영선
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0084439A priority Critical patent/KR100499501B1/ko
Publication of KR20040058424A publication Critical patent/KR20040058424A/ko
Application granted granted Critical
Publication of KR100499501B1 publication Critical patent/KR100499501B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0654Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0663Performing the actions predefined by failover planning, e.g. switching to standby network elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0654Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화 장치 및 방법에 관한 것으로 특히 이중화 신호를 별도의 두 라인으로 전송함으로써 이중화 절체 신호 전송의 신뢰성을 향상하기에 적당하도록 한 이중화 장치 및 방법에 관한 것이다. 이와 같은 본 발명 이중화 장치는, 이중화 동일한 이중화 관련 상태 신호를 각각의 두 라인으로 전송하는 전송부와, 상기 전송부에서 전송된 상기 이중화 관련 상태신호를 수신하여 상기 이중화 관련 상태 신호가 동일한 경우 이중화 상태를 절체신호를 출력하고, 상기 수신신호가 동일하지 않은 경우 이전신호를 출력하는 논리회로와, 상기 이중화 상태 절체 신호 또는 이전신호에 따라 이중화보드의 상태를 제어하는 이중화 제어부를 포함하여 구성된다.

Description

이중화 장치 및 방법{duplexing apparatus and method}
본 발명은 이중화 장치 및 방법에 관한 것으로 특히 이중화 신호를 별도의 두 라인으로 전송함으로써 이중화 절체 신호 전송의 신뢰성을 향상하기에 적당하도록 한 이중화 장치 및 방법에 관한 것이다.
일반적으로 하위 보드를 제어하는 중요 상위 보드는 이중화를 한다.
이는 중요 상위 보드를 마스터와 슬레이브의 두장으로 운용하고, 마스터 보드에 이상이 발생할 경우 슬레이브 보드가 마스터 보드가 되어 마스터 보드의 기능을 함으로써 전체 시스템의 신뢰성을 향상시키는 구조이다.
이때 각 보드들은 신뢰성을 고려하여 활성/대기(Active/Standby)의 두 가지 상태를 가지는 이중화 구조로 되어 있다. 즉 동일한 기능을 하는 두 개의 보드 중 하나는 활성 상태이고 하나는 대기 상태를 유지하다가, 활성 상태인 보드에서 장애가 발생하거나 대기 상태인 보드를 활성화시킬 필요성이 생겼을 때 서로의 상태를 전환한다.
도 1은 종래 기술에 따른 이중화 장치에서의 상태신호 흐름을 설명하기 위한 도면이다.
마스터 보드(11)와 슬레이브 보드(13)의 각각에는 이중화 제어부(132)(마스터 보드(11)에서는 도시를 생략함)가 구성되어, 서로의 이중화 관련 상태 신호(131)를 모니터링하면서 이중화를 제어한다. 이때 도 1에서는 편의상 슬레이브 보드(12)가 마스터 보드(11)의 이중화 관련 상태 신호(131)를 모니터링하는 것을 도시하였다.
마스터 보드(11)에서의 이중화 관련 상태 신호는 백플레인(12)을 거쳐 슬레이브 보드(13)로 전송되고, 슬레이브 보드(13)는 백플레인(12)을 거쳐 들어온 상대 보드(마스터 보드(11))의 이중화 관련 상태 신호(131)를 보고 자신의 이중화 관련 상태 신호를 결정한다. 또한 그 결정 신호는 마스터 보드(11)의 상태에 영향을 주도록 되어 있다.
도 2는 도 1에 나타낸 이중화 장치의 입출력 파형을 설명하기 위한 도면이다.
이와 같은 종래 이중화 장치에서의 입출력 파형은 기본적으로 백플레인(12)을 통과한 상대보드(마스터 보드(11))의 이중화 관련 상태신호를 수신한 다른 상대보드(슬레이브 보드(13))가 이중화 절체를 수행한다. 이때 도 2에 나타낸 바와 같이 이중화 절체시 잡음이 발생하는 경우 이중화 절체에 의한 잡음 성분(21)이 발생하는 경우 이중화 제어부(132)에 입력되는 신호 역시 잡음성분과 동일한 성분을 갖게 되어 이중화 문제 발생 가능 구간(22)이 발생하게 된다. 이때 미설명 부호 23은 이중화 신호 안정 구간이다.
이와 같은 잡음성분은 이중화를 하고 있는 마스터 보드(11)와 슬레이브 보드(13)와 백플레인(12)과의 인터페이스 상에서 전원ON/OFF, 보드의 탈/실장 등으로 인한 신호의 비정상적인 변화에 기인한 것이다.
도 2에서 보는 것과 같이 보드 절체 시 이중화 관련 중요 상태 신호에 잡음(21)이 섞일 경우, 마스터가 되기 위해 받아야 할 시스템 정보를 다 받지 못해 정상 상태가 아닌 슬레이브 보드가 마스터 보드로 상태 천이를 일으키거나, 탈장 후 실장되는 보드가 다시 마스터를 잡아 하위 보드 운용에 장애가 발생할 수 있는 문제점이 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 감안하여 안출한 것으로, 신뢰성이 요구되는 이중화 회로에 있어서 전원의 온/오프(ON/OFF), 혹은 보드의 탈/실장 시에 신호의 불안정성으로 인해 비정상적인 절체가 되어 전체적인 서비스에 문제가 발생하는 것을 방지하도록 안정된 상태의 신호를 제공하여 신뢰성 있는 이중화 장치 및 방법을 제공하기 위한 것이다.
이와 같은 본 발명 이중화 장치는 이중화 동일한 이중화 관련 상태 신호를 각각의 두 라인으로 전송하는 전송부와, 상기 전송부에서 전송된 상기 이중화 관련 상태신호를 수신하여 상기 이중화 관련 상태 신호가 동일한 경우 이중화 상태를 절체신호를 출력하고, 상기 수신신호가 동일하지 않은 경우 이전신호를 출력하는 논리회로와, 상기 이중화 상태 절체 신호 또는 이전신호에 따라 이중화보드의 상태를 제어하는 이중화 제어부를 포함하여 구성된다.
바람직하게 상기 논리회로는 상기 두 라인으로 전송된 신호를 논리곱하여 출력하는 논리곱회로와, 상기 두 라인으로 전송된 신호를 배타적 논리합하여 출력하는 배타적 논리합 회로와, 상기 배타적 논리합 회로에서 출력되는 출력신호를 반전입력하여 상기 입력되는 상기 배타적 논리합 회로의 입력신호에 따라 상기 논리곱 회로에서 출력신호를 출력하거나 유지시키는 플립플롭회로로 구성된다.
상기한 바와 같은 본 발명 이중화 방법은 이중화 관련 상태 신호를 각각의 두 라인으로 출력하는 단계와, 상기 출력된 두 신호를 입력받아 논리곱하여 출력하고, 상기 출력된 두 신호를 입력받아 배타적 논리합하여 출력하는 단계와, 상기 논리곱된 출력신호와 상기 배타적 논리합신호의 반전신호를 입력받아 상기 입력된 상기 배타적 논리합 신호 결과에 따라 상기 논리곱된 출력신호를 출력하거나 또는 이전신호를 유지시키는 단계를 포함하여 이루어진다.
이를 위해, 이중화 시에 상대 보드의 이중화 관련 상태 신호를 확인할 때 해당 이중화 제어 신호가 잡음 등에 의해 비정상적으로 상태 천이가 발생하는 것을 줄임으로써, 이중화 회로의 오동작을 막아서 하위 보드로 전송되는 신호의 끊어짐을 방지하여 하위 보드의 장애 발생 확률을 감소시킨다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해 질 것이다.
이하, 본 발명에 따른 이중화 장치 및 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 이중화 장치에서의 상태신호 흐름을 설명하기 위한 도면이다.
우선 본 발명은 도 3에 나타낸 바와 같이, 제 1 보드(예를 들어, 마스터 보드)(31)와, 제 2 보드(예를 들어, 슬레이브 보드)(33)에는 이중화 제어부(334)와 이중화 상태 신호 판단부(333) 및 이중화 관련상태 신호를 전송하는 전송부(311)가 구성되어 있으며, 제 1 보드(31)와 제 2 보드(33) 사이에는 백플레인(32)이 구성되어 있다. 이때 본 발명에서는 제 1 보드(31)에서 백플레인(32)을 통해 제 2 보드(33)로 이중화 관련 상태 신호를 전송하는 것을 위주로 설명한다. 따라서, 설명의 편의상 제 1 보드(31)에서는 제 2 보드(33)에 구성된 이중화 제어부(334)와 이중화 상태신호 판단부(333)의 도시를 생략하였고, 제 2 보드(33)에서는 제 1 보드(31)에 구성된 전송부(311)의 도시를 생략하였다.
이때, 이중화 상태신호 판단부(333)는 논리곱 회로와 배타적 논리합 회로 그리고 플립플롭 회로로 구성된다.
우선, 제 1 보드(31)에서는 이중화 관련 상태 신호를 발생시키는 경우, 동일한 신호인 이중화 관련상태 신호1, 2를 발생시킨다.
전송부(311)에서는 발생시킨 이중화 관련 상태신호 1, 2를 제 1, 제 2 버퍼(3111,3112)를 통해 별도의 두 라인으로 전송하고, 전송부(311)에서의 이중화 관련 상태신호 1, 2는 백플레인(32)을 거쳐 상대 보드인 제 2 보드(33)로 전송된다.
제 2 보드(32)에서의 이중화 상태신호 판단부(333)는 제 3, 제 4 버퍼(331,332)를 통해 백플레인(32)에서 전송된 이중화 관련 상태 신호 1, 2를 수신하여 제 1 보드(31)의 이중화 상태 신호를 판단하며, 이중화 상태신호 판단부(333)의 판단결과에 따라 이중화 제어부(334)에서 이중화를 제어한다.
도 4는 도 3의 구성에 따른 신호의 파형을 나타낸 도면이다.
도 3 및 도 4를 참조하여 설명하면, 중요 이중화 상태 관련 신호가 상태 천이를 일으킬 경우 그 신호를 별도의 두 라인으로 백 플레인(32)을 통하여 상대 보드로 전송하여, 한 라인에 잡음이 발생하더라도 다른 라인에 동시에 잡음이 발생하지 않는다면(41,42) 상대편 보드의 이중화 제어부(334)에서는 안정된 상태 신호(43)를 수신할 수 있다.
즉 도 4에 나타낸 바와 같이 이중화 관련 상태 신호 1은 정상적인 신호로 전송되고, 이중화 관련 상태 신호 2는 잡음성분이 포함된 경우, 논리곱 회로와 배타적 논리합 회로에는 0과 0, 1의 반복신호가 입력되는데, 논리곱 회로는 두 입력단 중 하나로 0의 신호가 입력되는 동안에는 0의 신호를 출력하므로, 플립플롭의 입력단(D)로 0의 신호가 입력된다.
그리고 배타적 논리합 회로는 기본적으로 0과 1의 두 신호가 입력된 경우에만 1의 신호를 플립플롭의 인에이블(EN)단으로 출력시키는데, 플립플롭의 인에이블단(EN)에서 반전되어 실제로 플립플롭의 인에이블단(EN)에는 0의 신호가 입력된다.
이 경우 안정된 이중화 관련 상태 신호의 처리는 별도의 두 라인으로부터 각각 신호를 수신하여 두 신호가 모두 1인 경우 1로 상태 천이를 하고, 두 신호가 모두 0인 경우에도 0으로 상태 천이를 한다. 이는 논리곱 회로의 출력결과와 동일한 것으로, 두 신호가 모두 동일신호인 경우에, 배타적 논리합 회로에서 플립플롭의 인에이블단(EN)으로 0이 출력되고, 플립플롭의 인에이블단에서는 0의 반전 신호인 1이 인가되어, 논리곱의 출력신호가 플립플롭의 입력단(D)에서 출력단(Q)을 통해 이중화 제어부(334)로 인가된다.
그러나 두 신호 중 하나는 0이고, 하나는 1인 경우 플립플롭의 인에이블단(EN)으로 1이 출력되지만, 플립플롭의 인에이블단(EN)에서는 1의 반전 신호인 0이 인가되어, 논리곱의 출력신호가 어떤 것인가에 관계없이 출력단(Q)에서는 이전 신호를 유지한다. 따라서 도 4에 나타낸 도면에서 백플레인을 통과 후 이중화 관련상태 신호 1과 2가 0과 0인 경우, 이중화 제어부의 입력은 0이 되는 시점부터 0을 유지하고, 백플레인 통과 후 이중화 관련 상태 신호1과 2가 1과 1이 되는 시점부터 이중화 제어부에는 1로 절체한다.
즉 이와 같은 이중화 상태신호 판단부(333)의 결과로 나온 이중화 관련 상태 신호(43)를 사용하여 이중화를 제어한다.
상기와 같이 한 신호를 별도의 두 라인으로 이중화하고 이중화된 신호로 상대 보드의 이중화 관련 상태 신호를 판단하여 이중화를 제어함으로써 보다 신뢰성 있는 이중화 회로를 구성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 바와 같은 본 발명은 상대 보드의 이중화 관련 상태 신호를 별도의 두 라인으로 받아 처리함으로써 잡음에 의한 비정상적인 이중화 절체의 가능성을 감소시켜 이중화 회로의 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 따른 이중화 장치에서의 상태신호 흐름을 설명하기 위한 도면
도 2는 도 1에 나타낸 이중화 장치의 입출력 파형을 설명하기 위한 도면
도 3은 본 발명에 따른 이중화 장치에서의 상태신호 흐름을 설명하기 위한 도면
도 4는 도 3에 나타낸 이중화 장치의 입출력 파형을 설명하기 위한 도면
*도면의 주요 부분에 대한 부호의 설명*
31 : 제 1 보드 32 : 백플레인
33 : 제 2 보드 333 : 이중화 상태신호 판단부
334 : 이중화 제어부 331,332,3111,3112 : 버퍼

Claims (3)

  1. 동일한 이중화 관련 상태 신호를 각각의 두 라인으로 전송하는 전송부와,
    상기 전송부에서 전송된 상기 이중화 관련 상태신호를 수신하여 상기 이중화 관련 상태 신호가 동일한 경우 이중화 상태를 절체신호를 출력하고, 상기 수신신호가 동일하지 않은 경우 이전신호를 출력하는 논리회로와,
    상기 이중화 상태 절체 신호 또는 이전신호에 따라 이중화보드의 상태를 제어하는 이중화 제어부를 포함하여 구성됨을 특징으로 하는 이중화 장치.
  2. 제 1 항에 있어서, 상기 논리회로는 상기 두 라인으로 전송된 신호를 논리곱하여 출력하는 논리곱회로와,
    상기 두 라인으로 전송된 신호를 배타적 논리합하여 출력하는 배타적 논리합 회로와,
    상기 배타적 논리합 회로에서 출력되는 출력신호를 반전입력하여 상기 입력되는 상기 배타적 논리합 회로의 입력신호에 따라 상기 논리곱 회로에서 출력신호를 출력하거나 유지시키는 플립플롭회로로 구성됨을 특징으로 하는 이중화 장치.
  3. 이중화 관련 상태 신호를 각각의 두 라인으로 출력하는 단계와;
    상기 출력된 두 신호를 입력받아 논리곱하여 출력하고, 상기 출력된 두 신호를 입력받아 배타적 논리합하여 출력하는 단계와;
    상기 논리곱된 출력신호와 상기 배타적 논리합신호의 반전신호를 입력받아 상기 입력된 상기 배타적 논리합 신호 결과에 따라 상기 논리곱된 출력신호를 출력하거나 또는 이전신호를 유지시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 이중화 방법.
KR10-2002-0084439A 2002-12-26 2002-12-26 이중화 장치 및 방법 KR100499501B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084439A KR100499501B1 (ko) 2002-12-26 2002-12-26 이중화 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084439A KR100499501B1 (ko) 2002-12-26 2002-12-26 이중화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20040058424A KR20040058424A (ko) 2004-07-05
KR100499501B1 true KR100499501B1 (ko) 2005-07-05

Family

ID=37350528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084439A KR100499501B1 (ko) 2002-12-26 2002-12-26 이중화 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100499501B1 (ko)

Also Published As

Publication number Publication date
KR20040058424A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100293950B1 (ko) 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법
KR100499501B1 (ko) 이중화 장치 및 방법
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
KR970011438B1 (ko) 교환기의 버스 선택 장치
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
KR0139968B1 (ko) 이중화시스템의 이중화상태 결정회로
KR100220228B1 (ko) 이중화구조에 있어서 상태천이제어장치
KR100487242B1 (ko) 이중화 구현장치
KR200317564Y1 (ko) 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치
KR100258260B1 (ko) 전전자 교환기의 이중화 장치
KR100318925B1 (ko) 교환기의 피-버스 채널 선택장치
KR0125889Y1 (ko) 프로그래머블 콘트롤러의 이중화모드 제어장치
KR100318929B1 (ko) 키폰시스템에서클럭자동절체회로
KR20000042702A (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
KR0151910B1 (ko) 시스템 자동 절체 회로
KR100208230B1 (ko) 전전자 교환기의 프로세서간 통신에서의 상태 신호 안정화 장치
KR200292479Y1 (ko) 이중화 안정화 장치
KR100315710B1 (ko) 이중화된 프로세서부의 이중화 제어회로
KR20010028299A (ko) 이중화 유닛 절체 제어회로
KR100242691B1 (ko) 업/다운 카운터의 카운트제어회로
JP2856633B2 (ja) 冗長装置
KR940008321A (ko) 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로
KR20000052011A (ko) 프로세서의 이중화 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee