KR100258260B1

KR100258260B1 - 전전자 교환기의 이중화 장치

Info

Publication number: KR100258260B1
Application number: KR1019970072421A
Authority: KR
Inventors: 장래철
Original assignee: 강병호; 대우통신주식회사
Priority date: 1997-12-23
Filing date: 1997-12-23
Publication date: 2000-06-01
Anticipated expiration: 2017-12-23
Also published as: KR19990052888A

Abstract

본 발명은 전전자 교환기에 있어서 회로 보드(circuit board)를 이중화하도록하는 전전자 교환기의 이중화 장치에 관한 것으로, 종래의 기술에 있어서는 두 회로 보드의 이중화 동작을 위해서 소프트웨어와 하드웨어가 병합된 하드웨어 로직이 불안정하기 때문에 그 두 회로 보드의 이중화가 안정적으로 동작하지 못하는 결점이 있었으나, 본 발명에서는 전전자 교환기에 있어서 이중화된 제1,제2 보드(10,12)의 내부에 이중화를 위한 회로 장치를 각각 구현해서 이중화된 제1,제2 보드(10,12)가 안정적으로 동작할 수 있도록함으로써 상술한 결점을 개선시킬 수 있는 것이다.

Description

전전자 교환기의 이중화 장치

본 발명은 전전자 교환기의 이중화 장치에 관한 것으로, 특히 전전자 교환기에 있어서 회로 보드(circuit board)를 이중화하도록하는 전전자 교환기의 이중화 장치에 관한 것이다.

이와 관련하여, 종래의 기술에 따른 전전자 교환기에 있어서 두 회로 보드의 이중화를 보면, 소프트웨어(software)와 하드웨어(hardware)를 병합하여 순수하게 하드웨어 로직(hardware logic) 만을 이용해서 그 두 회로 보드의 이중화를 실현했다.

그러나, 이와 같은 종래의 기술에 있어서는 두 회로 보드의 이중화 동작을 위해서 소프트웨어와 하드웨어가 병합된 하드웨어 로직이 불안정하기 때문에 그 두 회로 보드의 이중화가 안정적으로 동작하지 못하는 결점이 있었다.

본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로, 전전자 교환기에 있어서 이중화된 두 회로 보드의 내부에 이중화를 위한 회로 장치를 각각 구현해서 이중화된 두 회로 보드가 안정적으로 동작할 수 있도록하는 전전자 교환기의 이중화 장치를 제공하는데 그 목적이 있다.

도 1은 본 발명에 따른 전전자 교환기의 이중화 장치의 일 실시 예를 나타낸 블록도,

도 2는 도 1에 따른 제1,제2 보드의 일 실시 예를 나타낸 회로도.

<도면의 주요부분에 대한 부호의 설명>

10,12 : 제1,제2 보드 20 : 부정 논리합 연산 회로

22 : 부정 회로 24,26 : 제1,제2 논리합 연산 회로

28,30 : 제1,제2 D플립플롭

R1,R2 : 저항기

본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

이하, 상술한 목적을 달성하기 위한 본 발명의 실시 예를 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 전전자 교환기의 이중화 장치의 일 실시 예를 나타낸 블록도로, 이중화로 동작하는 제1,제2 보드(10,12)는 상대측 보드의 액티브(active) 여부에 대한 정보(ei) 및 상대측 보드의 장애 여부에 대한 정보(si)를 상대측 보드로부터 인가받고, 자기 보드의 액티브 여부에 대한 정보(eo) 및 자기 보드의 장애 여부에 대한 정보(so)를 상대측 보드에게 제공한다.

이와 같은 본 발명을 도 2를 참조하여 상세하게 설명하면 다음과 같다.

도 2는 도 1에 따른 제1,제2 보드(10,12)의 일 실시 예를 나타낸 회로도이다.

먼저, 부정 논리합 연산 회로(20)는 상대측 보드의 액티브 여부에 대한 정보(ei) 및 상대측 보드의 장애 여부에 대한 정보(si)를 상대측 보드로부터 인가받아 이를 부정 논리합 연산하는데, 이때 부정 논리합 연산 회로(20)의 두 입력단에는 풀업 저항기(full up resistor)(R1,R2)가 각각 접속되어 있다.

다음, 부정 회로(22)는 재시작 신호(/RST)가 있을 경우 이를 반전시키고, 제1 논리합 연산 회로(24)는 부정 회로(22)의 출력 및 기능 장애 신호(F_F)를 입력단으로 각각 인가받아 논리합 연산하며, 제2 논리합 연산 회로(26)는 제1 논리합 연산 회로(24)의 출력 및 부정 논리합 연산 회로(20)의 출력을 논리합 연산한다.

또한, 제1 D플립플롭(Delay Flip-Flop)(28)은 클록 신호(16MHz)에 따라서 제2 논리합 연산 회로(26)의 출력을 입력하여 입력 신호의 변화가 있으면 출력을 변화시켜 이를 자기 보드의 액티브 여부에 대한 정보(eo)로서 출력한다.

이때, 제1 D플립플롭(28)에 인가되는 신호(/act)는 로우 레벨일 경우 액티브를 의미하고, 하이 레벨일 경우 스탠바이(standby)를 의미한다.

그리고 제2 D플립플롭(30)은 상술한 클록 신호(16MHz)에 따라서 제1 논리합 연산 회로(24)의 출력을 입력하여 입력 신호의 변화가 있으면 출력을 변화시켜 이를 자기 보드의 장애 여부에 대한 정보(so)로서 출력한다.

이상에서 설명한 바와 같이 본 발명은 전전자 교환기에 있어서 이중화된 제1,제2 보드(10,12)의 내부에 이중화를 위한 회로 장치를 각각 구현해서 이중화된 제1,제2 보드(10,12)가 안정적으로 동작할 수 있도록함으로써 전전자 교환기의 신뢰성이 향상되는 효과가 있다.

Claims

상대측 보드의 액티브(active) 여부에 대한 정보(ei) 및 상대측 보드의 장애 여부에 대한 정보(si)를 상대측 보드로부터 인가받고, 자기 보드의 액티브 여부에 대한 정보(eo) 및 자기 보드의 장애 여부에 대한 정보(so)를 상대측 보드에게 제공하는 이중화로 동작하는 제1,제2 보드(10,12)에 있어서:

상대측 보드의 액티브 여부에 대한 정보(ei) 및 상대측 보드의 장애 여부에 대한 정보(si)를 상대측 보드로부터 인가받아 부정 논리합 연산하는 부정 논리합 연산 회로(20);

재시작 신호(/RST)를 반전시키는 부정 회로(22);

상기 부정 회로(22)의 출력 및 기능 장애 신호(F_F)를 논리합 연산하는 제1 논리합 연산 회로(24);

상기 제1 논리합 연산 회로(24)의 출력 및 상기 부정 논리합 연산 회로(20)의 출력을 논리합 연산하는 제2 논리합 연산 회로(26);

클록 신호에 따라서 상기 제2 논리합 연산 회로(26)의 출력을 입력하여 입력 신호의 변화가 있으면 출력을 변화시켜 이를 상기 자기 보드의 액티브 여부에 대한 정보(eo)로서 출력하는 제1 D플립플롭(Delay Flip-Flop)(28);

상기 클록 신호에 따라서 상기 제1 논리합 연산 회로(24)의 출력을 입력하여 입력 신호의 변화가 있으면 출력을 변화시켜 이를 상기 자기 보드의 장애 여부에 대한 정보(so)로서 출력하는 제2 D플립플롭(30)을 포함하는 전전자 교환기의 이중화 장치.